1. 一块24位板子翻车之后我开始重新理解“高精度ADC选型”做硬件这行有个很损的共识刚到手的24位ADC最后能稳定到18位已经算没被坑太惨。我真正把这句话吃到肚子里是因为一块自称“24位、30kSPS、INL优秀”的ADC评估板在我自己的底板上实测只有不到16位的有效精度。数据差到我都开始怀疑是不是焊接温度把芯片烫坏了。排查下来问题根本不在ADC本身而在我选型时压根没认真看的三个地方参考电压的温漂和噪声、前端运放带来的电荷注入误差、以及电源纹波对PSRR的影响。这块板子的经历让我彻底改掉了“只看位数”的选型习惯。高精度ADC选型说白了不是挑芯片而是挑一个“从传感器到采样值”都能守住精度的完整链路。芯片只是这个链路里最容易被忽视的一环。这篇文章我就把这些参数背后的门道从头捋一遍。适合正在做温度、压力、称重、地震、精密仪器、数据采集这类低速高精度项目的工程师也适合被“分辨率高但实际测不准”折磨过的朋友。内容不追求把数据手册逐行念完而是挑那些真正决定系统精度的关键参数讲清楚它们为什么重要、怎么算、怎么防。2. 别被“分辨率”忽悠先算清楚你到底需要多少有效位2.1 分辨率只是理想值ENOB才是真实水平很多刚入行的朋友拿到“24位”就以为系统量程5V时最小能分辨的量是5V / 2^24 ≈ 0.298μV。这个数字本身没错但它是在零噪声、零失真、完美基准的实验室梦境里才能达到的极限。真实世界里ADC自己的热噪声、量化噪声、时序抖动、参考电压纹波会叠加在一起把理想位数吃掉好几bit。衡量ADC真实精度的核心参数是SINAD信纳比或直接看ENOB有效位数公式是ENOB (SINAD - 1.76dB) / 6.02比如一颗24位Σ-Δ ADC数据手册上写着SINAD 110dB实际ENOB也就17.9位。只有把SINAD做到120dB以上ENOB才勉强到19.6位。所以选型时不要去背“多少位”这个营销数字要看数据手册里SINAD、SNR、THD那张表看它在你的目标数据速率和增益设置下到底给出多少ENOB。这里有个坑我提醒一句很多ADC会同时给出“RMS噪声”和“有效分辨率”、“无噪声分辨率”两套数据。“有效分辨率”是用RMS噪声算出来的数字好看“无噪声分辨率”是用峰峰值噪声算出来的数字难看但更贴近你能稳定复现的精度。做精密测量我建议按“无噪声分辨率”来评估很多Σ-Δ芯片在最高数据速率下无噪声精度甚至掉到16位以下这时候选型就得重新考虑。2.2 噪声指标怎么对着自己的需求看你的系统需要多少有效位这件事必须由量程和最小测量分辨率反推而不是拍脑袋追求越高越好。举个例子我的称重电路量程是±5V要求的重复测量精度是10μV那么系统至少需要 log2(10V / 10μV) ≈ 19.9位的动态范围。扣除掉前端噪声、基准漂移、温漂的预算ADC本身至少得有20位无噪声分辨率这时候拿一颗无噪声17位的芯片肯定不够。把需求拆开算完之后再看ADC的“RMS噪声-数据速率”曲线。Sigma-Delta ADC普遍遵循一个规律数据速率越低数字滤波器平均掉的噪声越多ENOB越高。我几乎每次选型都会做一张“所需数据率 vs 有效位数”的表把几个候选芯片拉在一起对比赶上那个平衡点再决定要不要加硬件增益放大。说到增益还要注意处理“动态范围不足”的手段如果信号本来就很小与其选更高位的ADC不如先加一个低噪声可编程增益放大器PGA。因为ADC的ENOB是相对于满量程而言的小信号直接进ADC就算ENOB有20位实际测量精度也会被热噪声挡在思路之外。先放大信号、再做ADC往往是性价比更高的方案。2.3 INL和DNL静态精度才是“读数准不准”的关键动态指标管的是“多少位不会变成噪声”静态指标管的是“每一次转换的结果和真实电压之间差多少”。这两个维度都得看。INL积分非线性描述的是ADC实际传输曲线与理想直线的最大偏差单位通常是FSR的百分比或LSB。INL一大你的读数在整个量程内就会像一把“每格不同宽”的尺子测小电压时明明噪声很低但读数系统性地偏。DNL微分非线性描述的是相邻码之间宽度的一致性DNL太大会引起丢码导致某些输入电压段根本采集不到。实际选型时INL和DNL要看芯片在全量程、常温或全温范围内的最差值而不是只看典型值。有一类Σ-Δ芯片会给出“INL ±0.0003% FSR”这类指标换算成5V量程就是约为±15μV的线性误差配合ENOB一起看才能确定整体精度档位。不要只看位数就以为INL可以忽略。3. 参考电压最容易翻车、却又最决定精度的“隐藏参数”3.1 基准源温漂对精度的伤害算完你就知道了如果你问我高精度ADC电路里最不匹配芯片身价的元件是什么我第一反应是外置基准源。ADC的数据手册写得再漂亮参考电压一飘全盘皆输。原因是ADC的数字输出实际是输入电压与参考电压的比值参考电压的任何变化都会直接变成增益误差。举个实际计算的例子。选一颗初始精度±0.05%、温漂2ppm/℃的基准源系统的温漂范围按20℃考虑基准电压会变化 2ppm/℃ × 20℃ 40ppm。对5V基准而言电压漂了 200μV。这对于24位LSB约0.298μV的系统来说已经相当于约670多个LSB的偏差。所以如果目标是20位以上的稳定精度基准源的温漂最好控制在1ppm/℃以内目标是16~18位时2~3ppm/℃也能接受。手上的芯片位数越高基准预算就要越抠。当然温度变化只是第一步基准源还有长期漂移老化和迟滞两个参数。很多数据手册把长期稳定性写成“±8ppm / 2000小时”之类但实际上真正的应用中老化方向往往不是来回震荡而是持续往一个方向漂。校准一次之后放半年你一定会再见到它带来的误差。这也是为什么精密仪器里经常有“定期校准”的插曲不是维修流程是漂移控制。3.2 基准源噪声和输出阻抗决定ADC的“心跳”稳不稳参考电压输入到ADC后会被周期性地采样进内部比较器这就要求外部基准源不仅有直流精度还得有足够低的噪声和足够强的驱动能力。基准源的噪声指标一般用μVpp或μVrms表示。选型时可以简单换算如果基准输出1μVrms噪声对一个满量程5V、20位目标精度的系统来说噪声功率已经相当于约3.4LSB按有效精度算更复杂但量级感受一下。因此我倾向选1μVrms以下噪声的基准源比如带内部滤波器的高性能型号。另外要注意参考输入端的瞬时抽取电流。Σ-Δ ADC的参考输入往往是一个开关电容网络每次采样都会瞬间吸收一个电流尖峰。如果基准源的输出阻抗太高这个尖峰会让参考电压出现毛刺直接灌进转换结果。处理方式有两个一是选本身负载调节率好、输出阻抗低的基准源二是在空间允许时预留一个“基准缓冲器”位置采样阶段由电容储能、缓冲器缓慢补充把尖峰磨平。3.3 基准源选型实操我常用这几颗芯片我把几颗常用的高精度基准源列成了一张对比表方便大家快速建立概念。注意具体型号和指标要以当时的最新数据手册为准基准源型号初始精度温漂典型值输出噪声适合场景ADR45250.02%1ppm/℃非常低24位Σ-Δ ADC的中高端搭配REF54250.05%2ppm/℃低运动控制、工业采集MAX61260.05%2ppm/℃级别超低噪声高分辨率数据采集系统LT66550.05%0.5~1ppm/℃低追求低温漂的精密仪表最常踩的坑是为了省成本把一个便宜的LDO直接当基准源用。LDO初始精度和温漂通常只有1%~2%级别这会让ADC直接失去意义。我自己对基准源部分的选型原则很简单——基准源成本占比不应影响整体精度优先级宁可省ADC的钱不要省基准的钱。4. 前端驱动电路运放、RC滤波器如何从“高阻源”里挖出真正的精度4.1 采样开关不是神仙它会回吸电荷ADC的输入端并不是理想的“电压表”而是一组开关电容。每次采样发生时内部开关会接到一个采样电容上瞬间抽取电荷建立电压。如果把ADC输入直接接到高阻传感器上比如一个10kΩ电阻分压网络或一个输出阻抗几十kΩ的传感器那么这个抽取动作产生的电流脉冲会使输入电压瞬间跌落。这个跌落如果不被及时补偿会被ADC“当成信号”采进去降低精度。这里的应对思路是在ADC前放一个低阻运放作为输入缓冲。运放输出阻抗低能以较快的速度补充电荷把采样跌落压到可接受范围。运放选型时重点看几个参数偏置电流越低越好。对高阻源尤其重要否则流过源电阻的偏置电流会制造固定电压降。电压噪声密度最好低于 ADC 等效输入噪声否则前端反而成了新噪声源。带宽和压摆率不要低到限制信号带宽。容性负载驱动能力ADC输入是容性电容网络必须保证驱动后稳定性。具体型号我会在下一节给一份参考但选型逻辑记住就行前级运放的作用不是“放大”而是“低阻化传输”。4.2 RC参数的计算思路不是随手贴个0.1μF完事ADC数据手册里通常会给一个推荐RC电路一般是一只串联电阻加一只并联电容。这个RC至少有四个作用限制运放驱动容性负载的稳定性风险、滤除高频混叠噪声、抑制运放自身高频噪声、给采样开关一个电荷“水池”。RC该怎么取值要结合信号带宽和采样速率一起算。核心约束是RC低通截止频率不能把有用的信号频带切掉同时又要尽量抑制高于模拟带宽的高频噪声。我通常按照信号最高频率 f_signal 设为RC截止频率的1/3~1/5来留出平坦区。举个例子如果信号带宽是5kHz那么RC截止频率可以取15~25kHz再根据源阻抗确定电阻R用公式 C 1 / (2π × f_cutoff × R) 算电容。有一个细节经常被忽略电容太大会让采样开关的电荷回流延迟变长反而造成建立时间不足。ADC数据手册里标注的“输入源阻抗最大建议值”是针对特定RC配置的换了大电容和大电阻要重新评估建立时间。实际调试时我会在板上留出R和C的空焊位用频谱仪或采集数据实测决定最终值而不是一次定死。4.3 差分输入到底要不要做高精度几乎都建议做很多低速高精度Σ-Δ ADC都支持差分输入。差分结构天然共模抑制能力强地弹和电源噪声在两条输入线上表现为共模信号会被减法器消掉。我的习惯是只要传感器能提供差分信号就优先接差分。单端接法省了运放但噪声和共模干扰的代价可能更高。差分输入模式下的前端电路也有讲究两根线上的驱动运放最好做到对称RC的匹配电阻和电容尽量用同批次元件确保共模抑制能力不因为不对称而恶化。数据手册给的典型值有时只是个起点实际差分增益误差取决于PCB上的对称程度。5. 电源、布局与校准选型之后决定成败的“最后一公里”5.1 ADC的电源比你想的更敏感PSRR真的会漏高精度ADC的模拟电源引脚对中低频纹波非常敏感。数据手册通常会给电源抑制比PSRR比如几Hz~几十kHz范围内的PSRR是多少dB。但关键是这个抑制比并不是无限的在很多Σ-Δ芯片里电源纹波会通过调制器混入主信号带最终出现在输出频谱里。如果用DCDC直接给AVDD供电开关纹波哪怕只有几mV也可能正好落在信号带内形成尖峰。我实际使用中高精度ADC的模拟电源几乎都是“两级”结构DCDC先把电压拉近再用低噪声LDO做最后一级稳压。LDO选型看噪声指标和PSRR曲线尤其是开关频率处的PSRR。还需要注意AVDD和DVDD分开供电数字电源上的逻辑翻转噪声不要串进模拟部分。除了电源轨参考电压芯片的供电也一样重要。基准源本身的PSRR有限供电纹波会直接出现在基准输出上等于把参考电压又污染了一遍。建议给基准源单独一路LDO并在布局上贴近基准芯片减少走线电感。5.2 PCB布局高精度ADC的布线规则为什么反直觉高精度ADC的PCB布局有几个容易踩反直觉的坑我特意理一下模拟地和数字地不要大面积分割。很多工程师习惯用一条缝把AGND和DGND切开结果地平面变成几块孤岛回流电流被迫绕远路反而引入地弹。正确处理是模拟区域和数字区域自然分区地平面尽量完整在ADC下方的敏感位置做单点连接或‘星形接地’让数字回流不经过模拟敏感区。基准走线和信号走线都要尽量短。基准引脚旁边必须放去耦电容而且电容接地路径要直接打孔到地平面不要绕路。输入电阻、输入电容、驱动运放要靠近ADC输入引脚走线短粗减少杂散电容和电感。如果可以用4层板给一个完整的地平面。实测下来两层板做高精度采集不是不行但地弹和串扰带来的代价远高于多花的PCB费用。5.3 校准手段芯片校准和系统校准到底怎么用芯片自带的偏移校准和增益校准只能校正ADC芯片本身管不到前端运放、RC网络和基准源的误差。真正要达到最高精度需要做“系统校准”把标准源接到信号链路最前端让ADC实际测量已知电压然后把增益和偏移误差一并存起来。操作上常见的做法有两种开机自校准系统上电后先短路输入端测量偏移再接一个精密电压源记录增益在固件里存储校准系数。周期校准在发生较大温度变化或每运行一段时间后重复一次消除温漂和老化引起的缓慢漂移。我的看法是ADC本身的功能再强也不如把校准流程做进固件里可靠。实际项目中有个“冷启动自校准”按钮比任何硬件补偿电路都好用。6. 主流高精度ADC选型对比一张表看穿常见方案6.1 最常用的几颗ADC分别适合什么场景市面上高精度ADC型号很多但工程上翻来覆去用的就是那么几颗。我挑了几款有代表性的芯片做了一个对比大家选型时可以参照芯片型号分辨率最高数据速率无噪声精度典型参考输入类型典型场景ADS125624位30kSPS低速率下可接近高有效位8通道差分/单端通用多通道数据采集ADS126224位38.4kSPS噪声指标更优集成PGA10通道差分/单端精密仪器、工业测量AD776824位256kSPS高速高精度兼顾8通道振动、音频、高速数据采集MCP356124位153kSPS性价比高配置灵活2通道差分/单端电池供电、便携设备LT240024位低速率极致精度低功耗、单通道单端/差分传感器、化学分析这个表不是金科玉律。比如ADS1256在低速下噪声表现不错但要跑30kSPS时有效位数会下滑AD7768是高速高精度代表但功耗和成本也更高。选型流程应该是先确定数据速率和所需有效精度再筛候选芯片最后用成本和功耗做最终裁决。6.2 还需要盯住这些“选型盲区”选型只看分辨率、通道数和接口是经常漏项的原因。我补充了几个容易被忽略的选型点输入阻抗有些ADC输入阻抗低高阻传感器必须加缓冲否则误差一眼可见。输入共模范围差分输入的共模电压超出范围会直接导致转换错误。数字滤波器响应Σ-Δ ADC内置滤波器的群延迟和建立时间不一样快速切换通道时要注意建立时间否则读数会带着上一通道的残余。接口电平SPI的最高时钟速度、是否支持菊花链、自动序列模式支持情况决定采集系统能跑多快。每次做选型我都会把自己关心的参数做成一张“需求确认表”逐项打勾。到了这一步基本就不会被营销参数带偏。7. 板子重新打样后我总结出的几条实操门道这块板子后来又重新打了一次样这次我把参考电压换成了急低温漂的型号前端驱动加了一级低噪运放RC参数重新按带宽算了一遍电源部分改成独立LDO供电。同样的ADC芯片最终测出来的ENOB从16位级别拉到了20位附近。整个过程让我彻底明白高精度ADC是一个系统工程选型只是第一道门后面所有细节都会左右最终结果。最后分享几条我自己的实操心得都是文档里查不到的第一拿到任何高精度ADC评估板先跑一次“短路噪声测试”。把输入短接看采样数据的峰峰值和标准差这是整条链路的本底噪声也是判断前端和布局是否合格的最快方法。第二RC电路中间的值建议留成可调电阻方便调试时用金属膜电阻替换换成温漂更低的电阻后偏移和增益的漂移会明显改善。第三校准用的标准源一定要比ADC精度高至少一个数量级。用一位半的万用表去校准24位系统等于用卷尺校准千分尺越校越离谱。如果你也在做类似的高精度采集系统建议把重点从参数表上的“位数”转移到噪声、基准、前端和布局这四条主线上。只要这四条线守住了剩下的水到渠成。
高精度ADC选型指南：从ENOB到基准源，避开有效位数陷阱
1. 一块24位板子翻车之后我开始重新理解“高精度ADC选型”做硬件这行有个很损的共识刚到手的24位ADC最后能稳定到18位已经算没被坑太惨。我真正把这句话吃到肚子里是因为一块自称“24位、30kSPS、INL优秀”的ADC评估板在我自己的底板上实测只有不到16位的有效精度。数据差到我都开始怀疑是不是焊接温度把芯片烫坏了。排查下来问题根本不在ADC本身而在我选型时压根没认真看的三个地方参考电压的温漂和噪声、前端运放带来的电荷注入误差、以及电源纹波对PSRR的影响。这块板子的经历让我彻底改掉了“只看位数”的选型习惯。高精度ADC选型说白了不是挑芯片而是挑一个“从传感器到采样值”都能守住精度的完整链路。芯片只是这个链路里最容易被忽视的一环。这篇文章我就把这些参数背后的门道从头捋一遍。适合正在做温度、压力、称重、地震、精密仪器、数据采集这类低速高精度项目的工程师也适合被“分辨率高但实际测不准”折磨过的朋友。内容不追求把数据手册逐行念完而是挑那些真正决定系统精度的关键参数讲清楚它们为什么重要、怎么算、怎么防。2. 别被“分辨率”忽悠先算清楚你到底需要多少有效位2.1 分辨率只是理想值ENOB才是真实水平很多刚入行的朋友拿到“24位”就以为系统量程5V时最小能分辨的量是5V / 2^24 ≈ 0.298μV。这个数字本身没错但它是在零噪声、零失真、完美基准的实验室梦境里才能达到的极限。真实世界里ADC自己的热噪声、量化噪声、时序抖动、参考电压纹波会叠加在一起把理想位数吃掉好几bit。衡量ADC真实精度的核心参数是SINAD信纳比或直接看ENOB有效位数公式是ENOB (SINAD - 1.76dB) / 6.02比如一颗24位Σ-Δ ADC数据手册上写着SINAD 110dB实际ENOB也就17.9位。只有把SINAD做到120dB以上ENOB才勉强到19.6位。所以选型时不要去背“多少位”这个营销数字要看数据手册里SINAD、SNR、THD那张表看它在你的目标数据速率和增益设置下到底给出多少ENOB。这里有个坑我提醒一句很多ADC会同时给出“RMS噪声”和“有效分辨率”、“无噪声分辨率”两套数据。“有效分辨率”是用RMS噪声算出来的数字好看“无噪声分辨率”是用峰峰值噪声算出来的数字难看但更贴近你能稳定复现的精度。做精密测量我建议按“无噪声分辨率”来评估很多Σ-Δ芯片在最高数据速率下无噪声精度甚至掉到16位以下这时候选型就得重新考虑。2.2 噪声指标怎么对着自己的需求看你的系统需要多少有效位这件事必须由量程和最小测量分辨率反推而不是拍脑袋追求越高越好。举个例子我的称重电路量程是±5V要求的重复测量精度是10μV那么系统至少需要 log2(10V / 10μV) ≈ 19.9位的动态范围。扣除掉前端噪声、基准漂移、温漂的预算ADC本身至少得有20位无噪声分辨率这时候拿一颗无噪声17位的芯片肯定不够。把需求拆开算完之后再看ADC的“RMS噪声-数据速率”曲线。Sigma-Delta ADC普遍遵循一个规律数据速率越低数字滤波器平均掉的噪声越多ENOB越高。我几乎每次选型都会做一张“所需数据率 vs 有效位数”的表把几个候选芯片拉在一起对比赶上那个平衡点再决定要不要加硬件增益放大。说到增益还要注意处理“动态范围不足”的手段如果信号本来就很小与其选更高位的ADC不如先加一个低噪声可编程增益放大器PGA。因为ADC的ENOB是相对于满量程而言的小信号直接进ADC就算ENOB有20位实际测量精度也会被热噪声挡在思路之外。先放大信号、再做ADC往往是性价比更高的方案。2.3 INL和DNL静态精度才是“读数准不准”的关键动态指标管的是“多少位不会变成噪声”静态指标管的是“每一次转换的结果和真实电压之间差多少”。这两个维度都得看。INL积分非线性描述的是ADC实际传输曲线与理想直线的最大偏差单位通常是FSR的百分比或LSB。INL一大你的读数在整个量程内就会像一把“每格不同宽”的尺子测小电压时明明噪声很低但读数系统性地偏。DNL微分非线性描述的是相邻码之间宽度的一致性DNL太大会引起丢码导致某些输入电压段根本采集不到。实际选型时INL和DNL要看芯片在全量程、常温或全温范围内的最差值而不是只看典型值。有一类Σ-Δ芯片会给出“INL ±0.0003% FSR”这类指标换算成5V量程就是约为±15μV的线性误差配合ENOB一起看才能确定整体精度档位。不要只看位数就以为INL可以忽略。3. 参考电压最容易翻车、却又最决定精度的“隐藏参数”3.1 基准源温漂对精度的伤害算完你就知道了如果你问我高精度ADC电路里最不匹配芯片身价的元件是什么我第一反应是外置基准源。ADC的数据手册写得再漂亮参考电压一飘全盘皆输。原因是ADC的数字输出实际是输入电压与参考电压的比值参考电压的任何变化都会直接变成增益误差。举个实际计算的例子。选一颗初始精度±0.05%、温漂2ppm/℃的基准源系统的温漂范围按20℃考虑基准电压会变化 2ppm/℃ × 20℃ 40ppm。对5V基准而言电压漂了 200μV。这对于24位LSB约0.298μV的系统来说已经相当于约670多个LSB的偏差。所以如果目标是20位以上的稳定精度基准源的温漂最好控制在1ppm/℃以内目标是16~18位时2~3ppm/℃也能接受。手上的芯片位数越高基准预算就要越抠。当然温度变化只是第一步基准源还有长期漂移老化和迟滞两个参数。很多数据手册把长期稳定性写成“±8ppm / 2000小时”之类但实际上真正的应用中老化方向往往不是来回震荡而是持续往一个方向漂。校准一次之后放半年你一定会再见到它带来的误差。这也是为什么精密仪器里经常有“定期校准”的插曲不是维修流程是漂移控制。3.2 基准源噪声和输出阻抗决定ADC的“心跳”稳不稳参考电压输入到ADC后会被周期性地采样进内部比较器这就要求外部基准源不仅有直流精度还得有足够低的噪声和足够强的驱动能力。基准源的噪声指标一般用μVpp或μVrms表示。选型时可以简单换算如果基准输出1μVrms噪声对一个满量程5V、20位目标精度的系统来说噪声功率已经相当于约3.4LSB按有效精度算更复杂但量级感受一下。因此我倾向选1μVrms以下噪声的基准源比如带内部滤波器的高性能型号。另外要注意参考输入端的瞬时抽取电流。Σ-Δ ADC的参考输入往往是一个开关电容网络每次采样都会瞬间吸收一个电流尖峰。如果基准源的输出阻抗太高这个尖峰会让参考电压出现毛刺直接灌进转换结果。处理方式有两个一是选本身负载调节率好、输出阻抗低的基准源二是在空间允许时预留一个“基准缓冲器”位置采样阶段由电容储能、缓冲器缓慢补充把尖峰磨平。3.3 基准源选型实操我常用这几颗芯片我把几颗常用的高精度基准源列成了一张对比表方便大家快速建立概念。注意具体型号和指标要以当时的最新数据手册为准基准源型号初始精度温漂典型值输出噪声适合场景ADR45250.02%1ppm/℃非常低24位Σ-Δ ADC的中高端搭配REF54250.05%2ppm/℃低运动控制、工业采集MAX61260.05%2ppm/℃级别超低噪声高分辨率数据采集系统LT66550.05%0.5~1ppm/℃低追求低温漂的精密仪表最常踩的坑是为了省成本把一个便宜的LDO直接当基准源用。LDO初始精度和温漂通常只有1%~2%级别这会让ADC直接失去意义。我自己对基准源部分的选型原则很简单——基准源成本占比不应影响整体精度优先级宁可省ADC的钱不要省基准的钱。4. 前端驱动电路运放、RC滤波器如何从“高阻源”里挖出真正的精度4.1 采样开关不是神仙它会回吸电荷ADC的输入端并不是理想的“电压表”而是一组开关电容。每次采样发生时内部开关会接到一个采样电容上瞬间抽取电荷建立电压。如果把ADC输入直接接到高阻传感器上比如一个10kΩ电阻分压网络或一个输出阻抗几十kΩ的传感器那么这个抽取动作产生的电流脉冲会使输入电压瞬间跌落。这个跌落如果不被及时补偿会被ADC“当成信号”采进去降低精度。这里的应对思路是在ADC前放一个低阻运放作为输入缓冲。运放输出阻抗低能以较快的速度补充电荷把采样跌落压到可接受范围。运放选型时重点看几个参数偏置电流越低越好。对高阻源尤其重要否则流过源电阻的偏置电流会制造固定电压降。电压噪声密度最好低于 ADC 等效输入噪声否则前端反而成了新噪声源。带宽和压摆率不要低到限制信号带宽。容性负载驱动能力ADC输入是容性电容网络必须保证驱动后稳定性。具体型号我会在下一节给一份参考但选型逻辑记住就行前级运放的作用不是“放大”而是“低阻化传输”。4.2 RC参数的计算思路不是随手贴个0.1μF完事ADC数据手册里通常会给一个推荐RC电路一般是一只串联电阻加一只并联电容。这个RC至少有四个作用限制运放驱动容性负载的稳定性风险、滤除高频混叠噪声、抑制运放自身高频噪声、给采样开关一个电荷“水池”。RC该怎么取值要结合信号带宽和采样速率一起算。核心约束是RC低通截止频率不能把有用的信号频带切掉同时又要尽量抑制高于模拟带宽的高频噪声。我通常按照信号最高频率 f_signal 设为RC截止频率的1/3~1/5来留出平坦区。举个例子如果信号带宽是5kHz那么RC截止频率可以取15~25kHz再根据源阻抗确定电阻R用公式 C 1 / (2π × f_cutoff × R) 算电容。有一个细节经常被忽略电容太大会让采样开关的电荷回流延迟变长反而造成建立时间不足。ADC数据手册里标注的“输入源阻抗最大建议值”是针对特定RC配置的换了大电容和大电阻要重新评估建立时间。实际调试时我会在板上留出R和C的空焊位用频谱仪或采集数据实测决定最终值而不是一次定死。4.3 差分输入到底要不要做高精度几乎都建议做很多低速高精度Σ-Δ ADC都支持差分输入。差分结构天然共模抑制能力强地弹和电源噪声在两条输入线上表现为共模信号会被减法器消掉。我的习惯是只要传感器能提供差分信号就优先接差分。单端接法省了运放但噪声和共模干扰的代价可能更高。差分输入模式下的前端电路也有讲究两根线上的驱动运放最好做到对称RC的匹配电阻和电容尽量用同批次元件确保共模抑制能力不因为不对称而恶化。数据手册给的典型值有时只是个起点实际差分增益误差取决于PCB上的对称程度。5. 电源、布局与校准选型之后决定成败的“最后一公里”5.1 ADC的电源比你想的更敏感PSRR真的会漏高精度ADC的模拟电源引脚对中低频纹波非常敏感。数据手册通常会给电源抑制比PSRR比如几Hz~几十kHz范围内的PSRR是多少dB。但关键是这个抑制比并不是无限的在很多Σ-Δ芯片里电源纹波会通过调制器混入主信号带最终出现在输出频谱里。如果用DCDC直接给AVDD供电开关纹波哪怕只有几mV也可能正好落在信号带内形成尖峰。我实际使用中高精度ADC的模拟电源几乎都是“两级”结构DCDC先把电压拉近再用低噪声LDO做最后一级稳压。LDO选型看噪声指标和PSRR曲线尤其是开关频率处的PSRR。还需要注意AVDD和DVDD分开供电数字电源上的逻辑翻转噪声不要串进模拟部分。除了电源轨参考电压芯片的供电也一样重要。基准源本身的PSRR有限供电纹波会直接出现在基准输出上等于把参考电压又污染了一遍。建议给基准源单独一路LDO并在布局上贴近基准芯片减少走线电感。5.2 PCB布局高精度ADC的布线规则为什么反直觉高精度ADC的PCB布局有几个容易踩反直觉的坑我特意理一下模拟地和数字地不要大面积分割。很多工程师习惯用一条缝把AGND和DGND切开结果地平面变成几块孤岛回流电流被迫绕远路反而引入地弹。正确处理是模拟区域和数字区域自然分区地平面尽量完整在ADC下方的敏感位置做单点连接或‘星形接地’让数字回流不经过模拟敏感区。基准走线和信号走线都要尽量短。基准引脚旁边必须放去耦电容而且电容接地路径要直接打孔到地平面不要绕路。输入电阻、输入电容、驱动运放要靠近ADC输入引脚走线短粗减少杂散电容和电感。如果可以用4层板给一个完整的地平面。实测下来两层板做高精度采集不是不行但地弹和串扰带来的代价远高于多花的PCB费用。5.3 校准手段芯片校准和系统校准到底怎么用芯片自带的偏移校准和增益校准只能校正ADC芯片本身管不到前端运放、RC网络和基准源的误差。真正要达到最高精度需要做“系统校准”把标准源接到信号链路最前端让ADC实际测量已知电压然后把增益和偏移误差一并存起来。操作上常见的做法有两种开机自校准系统上电后先短路输入端测量偏移再接一个精密电压源记录增益在固件里存储校准系数。周期校准在发生较大温度变化或每运行一段时间后重复一次消除温漂和老化引起的缓慢漂移。我的看法是ADC本身的功能再强也不如把校准流程做进固件里可靠。实际项目中有个“冷启动自校准”按钮比任何硬件补偿电路都好用。6. 主流高精度ADC选型对比一张表看穿常见方案6.1 最常用的几颗ADC分别适合什么场景市面上高精度ADC型号很多但工程上翻来覆去用的就是那么几颗。我挑了几款有代表性的芯片做了一个对比大家选型时可以参照芯片型号分辨率最高数据速率无噪声精度典型参考输入类型典型场景ADS125624位30kSPS低速率下可接近高有效位8通道差分/单端通用多通道数据采集ADS126224位38.4kSPS噪声指标更优集成PGA10通道差分/单端精密仪器、工业测量AD776824位256kSPS高速高精度兼顾8通道振动、音频、高速数据采集MCP356124位153kSPS性价比高配置灵活2通道差分/单端电池供电、便携设备LT240024位低速率极致精度低功耗、单通道单端/差分传感器、化学分析这个表不是金科玉律。比如ADS1256在低速下噪声表现不错但要跑30kSPS时有效位数会下滑AD7768是高速高精度代表但功耗和成本也更高。选型流程应该是先确定数据速率和所需有效精度再筛候选芯片最后用成本和功耗做最终裁决。6.2 还需要盯住这些“选型盲区”选型只看分辨率、通道数和接口是经常漏项的原因。我补充了几个容易被忽略的选型点输入阻抗有些ADC输入阻抗低高阻传感器必须加缓冲否则误差一眼可见。输入共模范围差分输入的共模电压超出范围会直接导致转换错误。数字滤波器响应Σ-Δ ADC内置滤波器的群延迟和建立时间不一样快速切换通道时要注意建立时间否则读数会带着上一通道的残余。接口电平SPI的最高时钟速度、是否支持菊花链、自动序列模式支持情况决定采集系统能跑多快。每次做选型我都会把自己关心的参数做成一张“需求确认表”逐项打勾。到了这一步基本就不会被营销参数带偏。7. 板子重新打样后我总结出的几条实操门道这块板子后来又重新打了一次样这次我把参考电压换成了急低温漂的型号前端驱动加了一级低噪运放RC参数重新按带宽算了一遍电源部分改成独立LDO供电。同样的ADC芯片最终测出来的ENOB从16位级别拉到了20位附近。整个过程让我彻底明白高精度ADC是一个系统工程选型只是第一道门后面所有细节都会左右最终结果。最后分享几条我自己的实操心得都是文档里查不到的第一拿到任何高精度ADC评估板先跑一次“短路噪声测试”。把输入短接看采样数据的峰峰值和标准差这是整条链路的本底噪声也是判断前端和布局是否合格的最快方法。第二RC电路中间的值建议留成可调电阻方便调试时用金属膜电阻替换换成温漂更低的电阻后偏移和增益的漂移会明显改善。第三校准用的标准源一定要比ADC精度高至少一个数量级。用一位半的万用表去校准24位系统等于用卷尺校准千分尺越校越离谱。如果你也在做类似的高精度采集系统建议把重点从参数表上的“位数”转移到噪声、基准、前端和布局这四条主线上。只要这四条线守住了剩下的水到渠成。
