1. 为什么2nm光互连突然成了香饽饽1.1 从电互连的物理天花板说起搞过高速信号的人都有一个共同体会铜线到了200Gbps这个量级每往前推一步都像在挤牙膏。我最早接触25G背板的时候觉得能跑通就已经很了不起了后来100G、112G一路走过来眼图越收越紧均衡越加越复杂功耗和面积却一路飙升。到了224G PAM4这个节点传统电互连的损耗、串扰、反射已经让SerDes的设计余量被压榨得所剩无几。问题的本质在于铜的物理特性决定了高频信号的趋肤效应和介质损耗无法被根本消除。你在PCB上走一段10英寸的差分线到了50GHz以上插入损耗轻松超过20dB这还没算连接器和过孔的贡献。为了把这个信号救回来就得在发送端做前馈均衡、在接收端做判决反馈均衡再加上各种模拟前端调理整套链路下来功耗和延迟都不好看。光互连的逻辑就完全不一样了。光信号在光纤里的损耗极低而且几乎不随频率变化一根单模光纤在1310nm窗口的衰减可以低到0.3dB/km这个量级。这意味着信号可以传得更远、带宽可以做得更宽同时不需要那么激进的均衡手段。对于AI集群、超大规模数据中心这种需要把成千上万颗芯片连起来的场景光互连几乎是唯一可行的路径。1.2 Marvell这次到底拿出了什么Marvell在光互连领域其实布局很久了从早期的PAM4 DSP到相干光模块的DSP再到收购Inphi之后整合的高速模拟和混合信号能力这条线一直没断过。这次他们把光互连的核心电路做到了2nm节点本质上是在做两件事一是把DSP和光引擎的功耗进一步压下来二是把集成度再往上提一个台阶。2nm这个节点带来的直接好处是晶体管密度和能效比的提升。按照业界普遍的估算从5nm到3nm再到2nm同等性能下功耗大约能降30%到40%或者说同等功耗下性能能提升一大截。对于光模块这种对功耗极度敏感的场景——一个800G光模块的功耗预算通常也就15W到20W左右——每省下一瓦都是实打实的竞争力。更关键的是2nm工艺让Marvell可以把更多的DSP功能、更多的模拟前端、甚至部分光引擎驱动电路集成到一颗芯片里。集成度上去了外围元件就少了PCB面积、封装复杂度、整体成本都能跟着降。这个思路和当年把PHY集成进交换芯片是一个道理只不过现在轮到了光互连这一侧。1.3 谁在盯着这块蛋糕最直接的受众是两类人一类是做数据中心网络架构的他们关心的是能不能用更少的电、更低的延迟把更多的GPU连起来另一类是做光模块和光器件的他们关心的是DSP芯片的接口、功耗、散热和成本能不能支撑下一代产品的定义。再往细了说AI训练集群是当前最大的驱动力。一个万卡级别的GPU集群卡间互连的带宽需求是惊人的。英伟达的NVLink、AMD的Infinity Fabric、还有各种基于以太网的RDMA方案底层都需要高速物理层来承载。光互连在这个层面的渗透率正在快速提升从最初的跨机架连接逐步下沉到板间甚至芯片间。对于做硬件设计和信号完整性的工程师来说2nm光互连DSP的出现意味着你需要重新审视自己的链路预算、封装选型和散热方案。这不是一个可以靠老经验吃一辈子的领域每往前走一步工具箱里的东西都得更新。2. 拆开看2nm光互连DSP的核心技术点2.1 PAM4 DSP到底在算什么PAM4是四电平脉冲幅度调制每个符号周期传输2比特信息相比NRZ的1比特翻了一倍。听起来很简单但实际做起来复杂度是指数级上升的。NRZ只有高低两个电平判决门限就一个眼睛张得大大的。PAM4有四个电平需要三个判决门限每个眼图的垂直张开度只有NRZ的三分之一对噪声、线性度、时钟抖动的要求都苛刻得多。DSP在其中的角色可以理解为一个超级智能的信号修复师。发送端DSP要把进来的数据流做FEC编码、做预均衡、做数模转换前的各种数字处理接收端DSP要把模数转换器采回来的信号做均衡、做时钟恢复、做判决、做FEC解码。整个过程涉及大量的矩阵运算、自适应滤波和迭代计算。Marvell在PAM4 DSP上的积累主要体现在几个方面一是均衡算法的收敛速度和稳定性这直接决定了链路能不能在恶劣条件下正常工作二是对非线性效应的补偿能力尤其是光器件本身带来的非线性三是功耗控制DSP是光模块里最耗电的部件之一能效比每提升一点整个模块的竞争力就强一分。2.2 2nm工艺给光互连带来了什么实质改变很多人会问光互连不是用光吗为什么还要追求先进制程的DSP这个问题问得好。光互连解决的是传输介质的问题但信号在进入光纤之前和离开光纤之后都需要在电域里做处理。DSP就是干这个的它负责把电信号调理好再驱动光器件以及把光器件探测到的微弱电信号恢复成干净的数据。2nm工艺对DSP的提升是全方位的。首先是速度2nm的晶体管截止频率更高DSP可以跑在更高的时钟频率上或者用更宽的并行度来处理数据等效吞吐量更大。其次是功耗先进制程的漏电和动态功耗都更低同样的运算量下耗电更少。第三是面积更小的晶体管意味着同样的功能可以塞进更小的die里或者同样的die面积可以塞进更多的功能。具体到光互连场景2nm DSP可以做到几件事一是支持更高的单通道速率比如从112Gbps PAM4升级到224Gbps PAM4二是集成更多的通道数比如从8通道扩展到16通道甚至更多三是把一些原本需要外置的模拟电路集成进来减少片间接口的功耗和延迟。2.3 光引擎与DSP的协同设计光互连模块里DSP和光引擎是紧耦合的。DSP输出的高速电信号要驱动光调制器光调制器把电信号转换成光信号接收方向反过来光探测器把光信号转换成电信号再送给DSP处理。这个过程中驱动器的线性度、调制器的非线性、探测器的响应度、跨阻放大器的噪声每一个环节都会影响最终的信号质量。Marvell的做法是把DSP和光引擎的驱动器/接收器做协同优化。比如在发送端DSP会根据光调制器的特性做预失真补偿把调制器的非线性提前在电域里抵消掉一部分。在接收端DSP的均衡器会针对光探测器和跨阻放大器的频率响应做专门的自适应调整。这种协同设计需要同时对电和光两个域有深入理解也是Marvell相比纯数字DSP厂商的差异化优势。从系统设计的角度看协同设计带来的好处是链路预算更宽松、容错能力更强。你可以用性能稍逊但成本更低的光器件靠DSP的补偿能力把整体性能拉回来。这在量产阶段非常重要因为光器件的良率和一致性始终是个挑战。2.4 224G PAM4的链路预算怎么算224G PAM4是当前光互连最前沿的速率节点单通道224Gbps意味着符号率112GBaud。这个速率下链路预算的每一个dB都弥足珍贵。我拿一个典型的短距光互连场景来算一笔账。发送端DSP输出到光调制器驱动器假设驱动器输出摆幅1.5Vpp差分经过封装和传输线损耗1dB到达调制器时还有约1.3Vpp。调制器的半波电压Vπ假设为3V那么调制效率大约是1.3/3≈0.43光调制深度有限。接收端光探测器响应度0.8A/W跨阻放大器增益假设5000Ω输入光功率假设-6dBm那么探测器输出电流约0.8×0.25mW0.2mA跨阻放大器输出电压约1V。这个信号经过ADC采样后进入DSPDSP需要从信噪比可能只有十几dB的信号里恢复出224Gbps的数据。整个链路里光域损耗、电域损耗、噪声系数、非线性失真都要算进去。DSP的均衡能力可以补偿一部分频率相关的损耗但对信噪比本身的恶化无能为力。所以光器件的性能、驱动器的线性度、ADC的有效位数每一个环节都要抠得很细。3. 实操视角从芯片到模块的落地要点3.1 硬件设计阶段的信号完整性考量拿到一颗2nm光互连DSP第一步是把它放到PCB上。224G PAM4的信号完整性设计跟112G完全不是一个难度级别。我总结几个关键点。封装选型上传统的高密度BGA在224G速率下已经力不从心基板损耗和过孔寄生参数会严重恶化信号质量。目前主流方案是采用2.5D或3D封装把DSP和光引擎尽量靠近用硅中介层或者有机基板上的短距离互连来替代长距离PCB走线。Marvell的2nm DSP大概率会采用类似的先进封装方案具体形式要看他们的产品定义。PCB材料上普通FR4在50GHz以上的损耗太大必须用超低损耗材料比如MEGTRON 7、Tachyon 100G这个级别。介质厚度和铜箔粗糙度都要严格控制差分线的阻抗一致性要保持在±5%以内。过孔要做背钻残桩长度控制在10mil以内否则谐振点会落在信号带宽内。电源完整性同样关键。2nm芯片的核心电压很低电流很大电源分配网络的阻抗要做得极低。去耦电容的选型和布局要覆盖从kHz到GHz的宽频段大容量电容放在板级小容量电容尽量靠近芯片焊盘。地平面要完整避免分割造成回流路径断裂。3.2 光模块组装与耦合工艺DSP芯片本身只是半成品真正要形成光模块还需要把光引擎、光纤阵列、外壳、散热结构都组装起来。这个过程里光耦合是最考验工艺的环节。目前主流的耦合方式有两种主动对准和被动对准。主动对准是给光器件通电一边监测光功率一边调整位置找到最佳耦合点后用紫外胶固化。这种方式精度高但耗时长适合小批量或高端产品。被动对准是靠机械定位结构来保证耦合精度比如硅光芯片上的V型槽、或者激光焊接的定位柱。这种方式效率高适合大批量生产但对零件加工精度要求极高。我见过不少团队在耦合环节翻车问题往往出在胶水选择和固化工艺上。紫外胶的折射率要和光纤匹配固化收缩率要小热膨胀系数要和周围材料接近。固化时的紫外光强、照射时间、温度曲线都要严格控制否则胶层内部应力会导致耦合效率漂移模块在温度循环测试中直接挂掉。散热设计也不能忽视。2nm DSP的功耗密度很高光引擎的激光器也对温度敏感。模块内部的热管理要做仿真优化导热垫、均热板、外壳散热齿的设计都要和功耗分布匹配。实测中经常出现DSP结温超标导致性能降级的情况这时候就得回头改散热方案。3.3 固件与DSP配置的实操细节DSP上电之后需要加载固件和配置参数这个过程比很多人想象的要复杂。固件通常包含均衡算法系数、FEC编解码参数、时钟恢复环路参数、各种校准表。这些参数不是拍脑袋定的而是要根据具体的光器件特性、链路长度、工作温度来调优。我拿自适应均衡器的配置举个例子。PAM4 DSP里通常有前馈均衡器和判决反馈均衡器两级。前馈均衡器负责补偿信道的前导失真抽头数量和步长决定了它能补偿多长的信道响应。判决反馈均衡器负责消除后导失真但它的非线性特性对错误传播很敏感。配置的时候要在补偿能力和噪声放大之间找平衡前馈均衡器抽头太多会把高频噪声也放大判决反馈均衡器太激进会在信噪比差的时候产生错误传播。FEC的选择也很讲究。光互连常用的FEC有RS(544,514)和更复杂的级联码。FEC的编码增益越高对信噪比的要求越低但功耗和延迟也越大。在AI集群这种对延迟敏感的场景可能要在编码增益和延迟之间做取舍。Marvell的DSP通常会提供多种FEC模式让系统厂商根据实际需求选择。3.4 测试验证眼图、误码率与一致性光模块做出来之后测试验证是绕不过去的。224G PAM4的测试跟低速时代完全不是一个概念。眼图测试是最直观的手段。PAM4有三个眼每个眼的张开度、交叉点、抖动都要测。发送端眼图看的是调制质量接收端眼图看的是经过链路后的信号质量。测试的时候要注意示波器的带宽要足够224G PAM4的基频是56GHz三次谐波到168GHz示波器带宽至少要到120GHz以上才能看到比较真实的眼图。探头和夹具的损耗要校准掉否则测出来的眼图是失真的。误码率测试是更本质的指标。通常要求误码率低于1E-15这个量级下直接测是不现实的需要外推。常用的方法是测误码率随信噪比的变化曲线然后外推到目标误码率。测试时间要足够长样本量要足够大否则统计置信度不够。一致性测试包括很多项输出光功率、消光比、波长精度、边模抑制比、相对强度噪声、抖动传递函数等等。每一项都有对应的行业标准测试设备和测试方法都要符合规范。我建议在研发阶段就把一致性测试台架搭好不要等到量产前才临时抱佛脚那时候发现问题改设计的代价太大了。4. 踩过的坑与排查实录4.1 链路不收敛的常见原因调试光互连链路时最让人头疼的就是DSP均衡器不收敛误码率居高不下。我遇到过几次排查下来原因各不相同。有一次是光模块的驱动器和DSP之间的阻抗不匹配导致信号在接口处反射均衡器怎么调都补偿不了。后来用TDR测了一下发现是封装基板的走线阻抗偏离了目标值重新设计封装后问题解决。这个坑告诉我们电接口的阻抗控制比想象中重要尤其是224G这个速率。还有一次是光探测器的偏置电压不对导致响应度和线性度都不在最佳状态。DSP的均衡器拼命补偿但探测器的非线性失真不是线性均衡能解决的。后来调整了偏置电路问题迎刃而解。这个案例说明光器件的静态工作点要仔细调不要指望DSP能解决所有问题。最诡异的一次是固件版本不匹配。DSP的均衡算法和光引擎的校准表是配套的用了旧版本的校准表配新版本的固件均衡器直接跑飞。后来统一了版本问题消失。这个教训是固件和校准数据要作为一套东西来管理不能混用。4.2 温度漂移导致性能降级的处理光模块在温度循环测试中性能降级是常见问题。我遇到过一款模块常温下误码率很好一到70度就崩了。排查下来是激光器的波长漂移导致光滤波器的透射率下降接收光功率掉了好几个dB。解决办法有几个方向一是选波长稳定性更好的激光器比如带温控的EML或者可调谐激光器二是把光滤波器的带宽做宽一点容忍更大的波长漂移三是在DSP里做波长跟踪和补偿根据温度传感器读数动态调整均衡器参数。实际产品里通常是几种手段组合使用具体怎么选要看成本和性能的平衡。DSP本身的温度特性也要关注。2nm工艺的漏电随温度上升而增加芯片功耗会变大结温进一步升高形成正反馈。散热设计要留足够的余量温度传感器要布置在热点附近固件里要有温度补偿策略。4.3 常见问题速查表现象可能原因排查手段解决方向均衡器不收敛阻抗失配、光器件工作点偏移、固件版本不匹配TDR测阻抗、查光器件偏置、核对固件版本修封装、调偏置、统一版本误码率随温度恶化波长漂移、DSP漏电增加、散热不足测波长-温度曲线、测结温、热仿真换激光器、加温度补偿、改散热眼图闭合驱动器线性度差、调制器非线性、时钟抖动大测驱动器输出、测调制器响应、测时钟相噪换驱动器、做预失真、优化时钟输出光功率不足耦合效率低、激光器老化、驱动电流不够测耦合损耗、测激光器LIV、查驱动电流重新耦合、换激光器、调驱动FEC纠错后仍有误码信噪比太低、FEC模式不匹配、交织深度不够测信噪比、核对FEC配置、分析错误分布优化链路预算、换FEC模式、调交织4.4 几个容易被忽视的细节第一个是连接器的清洁。光连接器端面的灰尘和划痕会直接导致耦合损耗增加而且这个问题在实验室里容易被忽视到了现场就变成大问题。我建议每次插拔连接器之前都用专用清洁工具处理一下显微镜检查端面质量。第二个是光纤的弯曲半径。单模光纤的弯曲半径太小会导致宏弯损耗尤其是1550nm窗口。模块内部走线要遵守光纤厂商规定的最小弯曲半径不要为了省空间把光纤折得太狠。第三个是ESD防护。2nm芯片的栅氧很薄ESD耐受能力比老工艺差很多。组装和测试过程中要严格遵守ESD规范工位要有离子风机操作人员要戴防静电手环芯片周转要用防静电容器。第四个是固件升级的兼容性。DSP固件升级后之前调好的均衡器参数可能不再适用需要重新校准。量产阶段要有固件版本管理和校准数据追溯机制避免混用导致批量问题。5. 这套东西后续还能怎么玩5.1 从可插拔光模块到共封装光学现在主流的光互连还是可插拔光模块形态DSP在模块里交换芯片在面板上两者通过PCB走线连接。这个架构的优点是灵活、可维护缺点是功耗和延迟都偏高因为电信号要在PCB上走一段不短的距离。共封装光学是把光引擎直接封装到交换芯片旁边电信号只在封装基板内走很短的距离功耗和延迟都能大幅降低。Marvell的2nm DSP如果能把功耗和面积控制得足够好共封装光学的可行性就更高了。这个方向业界都在推但量产难度不小散热、可维护性、测试都是挑战。5.2 线性驱动可插拔模块的兴起线性驱动可插拔是另一个有意思的方向。它的思路是把DSP从光模块里拿掉让交换芯片直接输出模拟信号驱动光引擎。这样模块的功耗和成本都能降但交换芯片的SerDes要足够强能补偿光链路的损耗。这个方案对DSP厂商来说是把双刃剑。一方面模块里不需要DSP了DSP的出货量可能受影响另一方面交换芯片里的SerDes需要更强的均衡能力这又是DSP技术的延伸。Marvell同时做交换芯片和DSP在这个趋势里其实有卡位优势。5.3 224G之后的路怎么走224G PAM4之后业界在讨论448G甚至更高速率。继续走PAM4的话符号率要到224GBaud对光器件和电芯片都是巨大挑战。另一种思路是转向相干光通信用更复杂的调制格式和相干检测来提升频谱效率。相干技术在长距通信里已经很成熟下沉到短距光互连是正在发生的事。不管走哪条路DSP的复杂度都会继续上升对先进制程的依赖也会更强。2nm可能只是一个中间站后面还有1.4nm甚至更先进的节点在等着。对于做这行的人来说持续学习不是一句空话是实实在在的生存需求。我个人在实际操作中的体会是光互连这个领域变化太快今天的最优解明天可能就过时了。保持对新技术的好奇心多动手实测多和上下游的同行交流比死守一套老方案要靠谱得多。Marvell这次把2nm和光互连绑在一起不管最终产品表现如何至少指明了一个方向光互连的竞争已经从光器件层面延伸到了电芯片的先进制程层面这个趋势值得每一个从业者认真对待。
2nm光互连DSP技术解析：从PAM4均衡到224G链路预算与工程落地
1. 为什么2nm光互连突然成了香饽饽1.1 从电互连的物理天花板说起搞过高速信号的人都有一个共同体会铜线到了200Gbps这个量级每往前推一步都像在挤牙膏。我最早接触25G背板的时候觉得能跑通就已经很了不起了后来100G、112G一路走过来眼图越收越紧均衡越加越复杂功耗和面积却一路飙升。到了224G PAM4这个节点传统电互连的损耗、串扰、反射已经让SerDes的设计余量被压榨得所剩无几。问题的本质在于铜的物理特性决定了高频信号的趋肤效应和介质损耗无法被根本消除。你在PCB上走一段10英寸的差分线到了50GHz以上插入损耗轻松超过20dB这还没算连接器和过孔的贡献。为了把这个信号救回来就得在发送端做前馈均衡、在接收端做判决反馈均衡再加上各种模拟前端调理整套链路下来功耗和延迟都不好看。光互连的逻辑就完全不一样了。光信号在光纤里的损耗极低而且几乎不随频率变化一根单模光纤在1310nm窗口的衰减可以低到0.3dB/km这个量级。这意味着信号可以传得更远、带宽可以做得更宽同时不需要那么激进的均衡手段。对于AI集群、超大规模数据中心这种需要把成千上万颗芯片连起来的场景光互连几乎是唯一可行的路径。1.2 Marvell这次到底拿出了什么Marvell在光互连领域其实布局很久了从早期的PAM4 DSP到相干光模块的DSP再到收购Inphi之后整合的高速模拟和混合信号能力这条线一直没断过。这次他们把光互连的核心电路做到了2nm节点本质上是在做两件事一是把DSP和光引擎的功耗进一步压下来二是把集成度再往上提一个台阶。2nm这个节点带来的直接好处是晶体管密度和能效比的提升。按照业界普遍的估算从5nm到3nm再到2nm同等性能下功耗大约能降30%到40%或者说同等功耗下性能能提升一大截。对于光模块这种对功耗极度敏感的场景——一个800G光模块的功耗预算通常也就15W到20W左右——每省下一瓦都是实打实的竞争力。更关键的是2nm工艺让Marvell可以把更多的DSP功能、更多的模拟前端、甚至部分光引擎驱动电路集成到一颗芯片里。集成度上去了外围元件就少了PCB面积、封装复杂度、整体成本都能跟着降。这个思路和当年把PHY集成进交换芯片是一个道理只不过现在轮到了光互连这一侧。1.3 谁在盯着这块蛋糕最直接的受众是两类人一类是做数据中心网络架构的他们关心的是能不能用更少的电、更低的延迟把更多的GPU连起来另一类是做光模块和光器件的他们关心的是DSP芯片的接口、功耗、散热和成本能不能支撑下一代产品的定义。再往细了说AI训练集群是当前最大的驱动力。一个万卡级别的GPU集群卡间互连的带宽需求是惊人的。英伟达的NVLink、AMD的Infinity Fabric、还有各种基于以太网的RDMA方案底层都需要高速物理层来承载。光互连在这个层面的渗透率正在快速提升从最初的跨机架连接逐步下沉到板间甚至芯片间。对于做硬件设计和信号完整性的工程师来说2nm光互连DSP的出现意味着你需要重新审视自己的链路预算、封装选型和散热方案。这不是一个可以靠老经验吃一辈子的领域每往前走一步工具箱里的东西都得更新。2. 拆开看2nm光互连DSP的核心技术点2.1 PAM4 DSP到底在算什么PAM4是四电平脉冲幅度调制每个符号周期传输2比特信息相比NRZ的1比特翻了一倍。听起来很简单但实际做起来复杂度是指数级上升的。NRZ只有高低两个电平判决门限就一个眼睛张得大大的。PAM4有四个电平需要三个判决门限每个眼图的垂直张开度只有NRZ的三分之一对噪声、线性度、时钟抖动的要求都苛刻得多。DSP在其中的角色可以理解为一个超级智能的信号修复师。发送端DSP要把进来的数据流做FEC编码、做预均衡、做数模转换前的各种数字处理接收端DSP要把模数转换器采回来的信号做均衡、做时钟恢复、做判决、做FEC解码。整个过程涉及大量的矩阵运算、自适应滤波和迭代计算。Marvell在PAM4 DSP上的积累主要体现在几个方面一是均衡算法的收敛速度和稳定性这直接决定了链路能不能在恶劣条件下正常工作二是对非线性效应的补偿能力尤其是光器件本身带来的非线性三是功耗控制DSP是光模块里最耗电的部件之一能效比每提升一点整个模块的竞争力就强一分。2.2 2nm工艺给光互连带来了什么实质改变很多人会问光互连不是用光吗为什么还要追求先进制程的DSP这个问题问得好。光互连解决的是传输介质的问题但信号在进入光纤之前和离开光纤之后都需要在电域里做处理。DSP就是干这个的它负责把电信号调理好再驱动光器件以及把光器件探测到的微弱电信号恢复成干净的数据。2nm工艺对DSP的提升是全方位的。首先是速度2nm的晶体管截止频率更高DSP可以跑在更高的时钟频率上或者用更宽的并行度来处理数据等效吞吐量更大。其次是功耗先进制程的漏电和动态功耗都更低同样的运算量下耗电更少。第三是面积更小的晶体管意味着同样的功能可以塞进更小的die里或者同样的die面积可以塞进更多的功能。具体到光互连场景2nm DSP可以做到几件事一是支持更高的单通道速率比如从112Gbps PAM4升级到224Gbps PAM4二是集成更多的通道数比如从8通道扩展到16通道甚至更多三是把一些原本需要外置的模拟电路集成进来减少片间接口的功耗和延迟。2.3 光引擎与DSP的协同设计光互连模块里DSP和光引擎是紧耦合的。DSP输出的高速电信号要驱动光调制器光调制器把电信号转换成光信号接收方向反过来光探测器把光信号转换成电信号再送给DSP处理。这个过程中驱动器的线性度、调制器的非线性、探测器的响应度、跨阻放大器的噪声每一个环节都会影响最终的信号质量。Marvell的做法是把DSP和光引擎的驱动器/接收器做协同优化。比如在发送端DSP会根据光调制器的特性做预失真补偿把调制器的非线性提前在电域里抵消掉一部分。在接收端DSP的均衡器会针对光探测器和跨阻放大器的频率响应做专门的自适应调整。这种协同设计需要同时对电和光两个域有深入理解也是Marvell相比纯数字DSP厂商的差异化优势。从系统设计的角度看协同设计带来的好处是链路预算更宽松、容错能力更强。你可以用性能稍逊但成本更低的光器件靠DSP的补偿能力把整体性能拉回来。这在量产阶段非常重要因为光器件的良率和一致性始终是个挑战。2.4 224G PAM4的链路预算怎么算224G PAM4是当前光互连最前沿的速率节点单通道224Gbps意味着符号率112GBaud。这个速率下链路预算的每一个dB都弥足珍贵。我拿一个典型的短距光互连场景来算一笔账。发送端DSP输出到光调制器驱动器假设驱动器输出摆幅1.5Vpp差分经过封装和传输线损耗1dB到达调制器时还有约1.3Vpp。调制器的半波电压Vπ假设为3V那么调制效率大约是1.3/3≈0.43光调制深度有限。接收端光探测器响应度0.8A/W跨阻放大器增益假设5000Ω输入光功率假设-6dBm那么探测器输出电流约0.8×0.25mW0.2mA跨阻放大器输出电压约1V。这个信号经过ADC采样后进入DSPDSP需要从信噪比可能只有十几dB的信号里恢复出224Gbps的数据。整个链路里光域损耗、电域损耗、噪声系数、非线性失真都要算进去。DSP的均衡能力可以补偿一部分频率相关的损耗但对信噪比本身的恶化无能为力。所以光器件的性能、驱动器的线性度、ADC的有效位数每一个环节都要抠得很细。3. 实操视角从芯片到模块的落地要点3.1 硬件设计阶段的信号完整性考量拿到一颗2nm光互连DSP第一步是把它放到PCB上。224G PAM4的信号完整性设计跟112G完全不是一个难度级别。我总结几个关键点。封装选型上传统的高密度BGA在224G速率下已经力不从心基板损耗和过孔寄生参数会严重恶化信号质量。目前主流方案是采用2.5D或3D封装把DSP和光引擎尽量靠近用硅中介层或者有机基板上的短距离互连来替代长距离PCB走线。Marvell的2nm DSP大概率会采用类似的先进封装方案具体形式要看他们的产品定义。PCB材料上普通FR4在50GHz以上的损耗太大必须用超低损耗材料比如MEGTRON 7、Tachyon 100G这个级别。介质厚度和铜箔粗糙度都要严格控制差分线的阻抗一致性要保持在±5%以内。过孔要做背钻残桩长度控制在10mil以内否则谐振点会落在信号带宽内。电源完整性同样关键。2nm芯片的核心电压很低电流很大电源分配网络的阻抗要做得极低。去耦电容的选型和布局要覆盖从kHz到GHz的宽频段大容量电容放在板级小容量电容尽量靠近芯片焊盘。地平面要完整避免分割造成回流路径断裂。3.2 光模块组装与耦合工艺DSP芯片本身只是半成品真正要形成光模块还需要把光引擎、光纤阵列、外壳、散热结构都组装起来。这个过程里光耦合是最考验工艺的环节。目前主流的耦合方式有两种主动对准和被动对准。主动对准是给光器件通电一边监测光功率一边调整位置找到最佳耦合点后用紫外胶固化。这种方式精度高但耗时长适合小批量或高端产品。被动对准是靠机械定位结构来保证耦合精度比如硅光芯片上的V型槽、或者激光焊接的定位柱。这种方式效率高适合大批量生产但对零件加工精度要求极高。我见过不少团队在耦合环节翻车问题往往出在胶水选择和固化工艺上。紫外胶的折射率要和光纤匹配固化收缩率要小热膨胀系数要和周围材料接近。固化时的紫外光强、照射时间、温度曲线都要严格控制否则胶层内部应力会导致耦合效率漂移模块在温度循环测试中直接挂掉。散热设计也不能忽视。2nm DSP的功耗密度很高光引擎的激光器也对温度敏感。模块内部的热管理要做仿真优化导热垫、均热板、外壳散热齿的设计都要和功耗分布匹配。实测中经常出现DSP结温超标导致性能降级的情况这时候就得回头改散热方案。3.3 固件与DSP配置的实操细节DSP上电之后需要加载固件和配置参数这个过程比很多人想象的要复杂。固件通常包含均衡算法系数、FEC编解码参数、时钟恢复环路参数、各种校准表。这些参数不是拍脑袋定的而是要根据具体的光器件特性、链路长度、工作温度来调优。我拿自适应均衡器的配置举个例子。PAM4 DSP里通常有前馈均衡器和判决反馈均衡器两级。前馈均衡器负责补偿信道的前导失真抽头数量和步长决定了它能补偿多长的信道响应。判决反馈均衡器负责消除后导失真但它的非线性特性对错误传播很敏感。配置的时候要在补偿能力和噪声放大之间找平衡前馈均衡器抽头太多会把高频噪声也放大判决反馈均衡器太激进会在信噪比差的时候产生错误传播。FEC的选择也很讲究。光互连常用的FEC有RS(544,514)和更复杂的级联码。FEC的编码增益越高对信噪比的要求越低但功耗和延迟也越大。在AI集群这种对延迟敏感的场景可能要在编码增益和延迟之间做取舍。Marvell的DSP通常会提供多种FEC模式让系统厂商根据实际需求选择。3.4 测试验证眼图、误码率与一致性光模块做出来之后测试验证是绕不过去的。224G PAM4的测试跟低速时代完全不是一个概念。眼图测试是最直观的手段。PAM4有三个眼每个眼的张开度、交叉点、抖动都要测。发送端眼图看的是调制质量接收端眼图看的是经过链路后的信号质量。测试的时候要注意示波器的带宽要足够224G PAM4的基频是56GHz三次谐波到168GHz示波器带宽至少要到120GHz以上才能看到比较真实的眼图。探头和夹具的损耗要校准掉否则测出来的眼图是失真的。误码率测试是更本质的指标。通常要求误码率低于1E-15这个量级下直接测是不现实的需要外推。常用的方法是测误码率随信噪比的变化曲线然后外推到目标误码率。测试时间要足够长样本量要足够大否则统计置信度不够。一致性测试包括很多项输出光功率、消光比、波长精度、边模抑制比、相对强度噪声、抖动传递函数等等。每一项都有对应的行业标准测试设备和测试方法都要符合规范。我建议在研发阶段就把一致性测试台架搭好不要等到量产前才临时抱佛脚那时候发现问题改设计的代价太大了。4. 踩过的坑与排查实录4.1 链路不收敛的常见原因调试光互连链路时最让人头疼的就是DSP均衡器不收敛误码率居高不下。我遇到过几次排查下来原因各不相同。有一次是光模块的驱动器和DSP之间的阻抗不匹配导致信号在接口处反射均衡器怎么调都补偿不了。后来用TDR测了一下发现是封装基板的走线阻抗偏离了目标值重新设计封装后问题解决。这个坑告诉我们电接口的阻抗控制比想象中重要尤其是224G这个速率。还有一次是光探测器的偏置电压不对导致响应度和线性度都不在最佳状态。DSP的均衡器拼命补偿但探测器的非线性失真不是线性均衡能解决的。后来调整了偏置电路问题迎刃而解。这个案例说明光器件的静态工作点要仔细调不要指望DSP能解决所有问题。最诡异的一次是固件版本不匹配。DSP的均衡算法和光引擎的校准表是配套的用了旧版本的校准表配新版本的固件均衡器直接跑飞。后来统一了版本问题消失。这个教训是固件和校准数据要作为一套东西来管理不能混用。4.2 温度漂移导致性能降级的处理光模块在温度循环测试中性能降级是常见问题。我遇到过一款模块常温下误码率很好一到70度就崩了。排查下来是激光器的波长漂移导致光滤波器的透射率下降接收光功率掉了好几个dB。解决办法有几个方向一是选波长稳定性更好的激光器比如带温控的EML或者可调谐激光器二是把光滤波器的带宽做宽一点容忍更大的波长漂移三是在DSP里做波长跟踪和补偿根据温度传感器读数动态调整均衡器参数。实际产品里通常是几种手段组合使用具体怎么选要看成本和性能的平衡。DSP本身的温度特性也要关注。2nm工艺的漏电随温度上升而增加芯片功耗会变大结温进一步升高形成正反馈。散热设计要留足够的余量温度传感器要布置在热点附近固件里要有温度补偿策略。4.3 常见问题速查表现象可能原因排查手段解决方向均衡器不收敛阻抗失配、光器件工作点偏移、固件版本不匹配TDR测阻抗、查光器件偏置、核对固件版本修封装、调偏置、统一版本误码率随温度恶化波长漂移、DSP漏电增加、散热不足测波长-温度曲线、测结温、热仿真换激光器、加温度补偿、改散热眼图闭合驱动器线性度差、调制器非线性、时钟抖动大测驱动器输出、测调制器响应、测时钟相噪换驱动器、做预失真、优化时钟输出光功率不足耦合效率低、激光器老化、驱动电流不够测耦合损耗、测激光器LIV、查驱动电流重新耦合、换激光器、调驱动FEC纠错后仍有误码信噪比太低、FEC模式不匹配、交织深度不够测信噪比、核对FEC配置、分析错误分布优化链路预算、换FEC模式、调交织4.4 几个容易被忽视的细节第一个是连接器的清洁。光连接器端面的灰尘和划痕会直接导致耦合损耗增加而且这个问题在实验室里容易被忽视到了现场就变成大问题。我建议每次插拔连接器之前都用专用清洁工具处理一下显微镜检查端面质量。第二个是光纤的弯曲半径。单模光纤的弯曲半径太小会导致宏弯损耗尤其是1550nm窗口。模块内部走线要遵守光纤厂商规定的最小弯曲半径不要为了省空间把光纤折得太狠。第三个是ESD防护。2nm芯片的栅氧很薄ESD耐受能力比老工艺差很多。组装和测试过程中要严格遵守ESD规范工位要有离子风机操作人员要戴防静电手环芯片周转要用防静电容器。第四个是固件升级的兼容性。DSP固件升级后之前调好的均衡器参数可能不再适用需要重新校准。量产阶段要有固件版本管理和校准数据追溯机制避免混用导致批量问题。5. 这套东西后续还能怎么玩5.1 从可插拔光模块到共封装光学现在主流的光互连还是可插拔光模块形态DSP在模块里交换芯片在面板上两者通过PCB走线连接。这个架构的优点是灵活、可维护缺点是功耗和延迟都偏高因为电信号要在PCB上走一段不短的距离。共封装光学是把光引擎直接封装到交换芯片旁边电信号只在封装基板内走很短的距离功耗和延迟都能大幅降低。Marvell的2nm DSP如果能把功耗和面积控制得足够好共封装光学的可行性就更高了。这个方向业界都在推但量产难度不小散热、可维护性、测试都是挑战。5.2 线性驱动可插拔模块的兴起线性驱动可插拔是另一个有意思的方向。它的思路是把DSP从光模块里拿掉让交换芯片直接输出模拟信号驱动光引擎。这样模块的功耗和成本都能降但交换芯片的SerDes要足够强能补偿光链路的损耗。这个方案对DSP厂商来说是把双刃剑。一方面模块里不需要DSP了DSP的出货量可能受影响另一方面交换芯片里的SerDes需要更强的均衡能力这又是DSP技术的延伸。Marvell同时做交换芯片和DSP在这个趋势里其实有卡位优势。5.3 224G之后的路怎么走224G PAM4之后业界在讨论448G甚至更高速率。继续走PAM4的话符号率要到224GBaud对光器件和电芯片都是巨大挑战。另一种思路是转向相干光通信用更复杂的调制格式和相干检测来提升频谱效率。相干技术在长距通信里已经很成熟下沉到短距光互连是正在发生的事。不管走哪条路DSP的复杂度都会继续上升对先进制程的依赖也会更强。2nm可能只是一个中间站后面还有1.4nm甚至更先进的节点在等着。对于做这行的人来说持续学习不是一句空话是实实在在的生存需求。我个人在实际操作中的体会是光互连这个领域变化太快今天的最优解明天可能就过时了。保持对新技术的好奇心多动手实测多和上下游的同行交流比死守一套老方案要靠谱得多。Marvell这次把2nm和光互连绑在一起不管最终产品表现如何至少指明了一个方向光互连的竞争已经从光器件层面延伸到了电芯片的先进制程层面这个趋势值得每一个从业者认真对待。
