1. 从一个“嗡嗡响”的电源说起为什么滤波和并联谐振值得单独开一篇如果你焊过功放、做过开关电源或者只是给单片机供电时被莫名其妙的噪声折腾过那你大概率已经和滤波电路打过照面了。我最早接触滤波是修一台老式收音机喇叭里总有“嗡嗡”的交流声换了滤波电容就好了——那时候只知道“电容能滤掉杂波”但为什么是这个容值、为什么并联一个小电容效果更好完全说不清楚。后来做电流采样电路采样信号上叠加了开关噪声波形毛刺得没法看才逼着自己把RC滤波、LC滤波、π型滤波这些结构一个个算了一遍也第一次认真研究了“实际电感线圈下的并联谐振”到底和理想模型差在哪。这篇笔记就围绕两个核心展开一是滤波电路的常见结构与选型逻辑二是实际电感线圈参与并联谐振时那些教科书上不会细讲、但实操中一定会遇到的坑。关键词里出现的RC滤波器、LC并联谐振电路、π型滤波、EMI滤波、品质因数、数字地与模拟地我都会结合自己的实操经验讲清楚。适合正在学电路基础的学生、刚入行的硬件工程师以及像我一样喜欢自己动手焊板子、调电路的爱好者。你不需要很深的数学功底但需要对电容、电感、阻抗这些概念有个基本印象剩下的我们边算边聊。我写这篇的初衷很简单网上讲滤波的文章很多但大多停留在“电容通高频阻低频”这种一句话结论上真正到了选型、算参数、布板、排查噪声的时候你会发现那些结论根本不够用。尤其是并联谐振理想电感和实际电感线圈的差别能让你算出来的谐振频率和实测值差出一大截。所以这篇笔记会尽量把“为什么”讲透把“怎么做”写细让你看完能直接上手算、上手调。2. 滤波电路的整体设计思路与选型逻辑2.1 滤波到底在滤什么从干扰源说起很多人一上来就问“滤波电路怎么设计”其实更该先问“我要滤掉什么”。滤波的本质是把不需要的频率成分衰减掉保留需要的成分。那不需要的成分从哪来常见的有三类一是电源纹波比如开关电源的开关频率及其谐波几十kHz到几MHz都有二是外部耦合进来的干扰比如空间电磁场在导线上感应出的高频噪声三是电路自身产生的噪声比如数字电路翻转时的电流尖峰。搞清楚干扰源的频率范围滤波器的截止频率才有依据。举个例子我给一个12V开关电源做输出滤波开关频率是300kHz那我希望滤波器在300kHz以上有足够衰减同时不能影响直流输出。这时候截止频率选在几十kHz就比较合适既能把开关纹波压下去又不会对负载瞬态响应造成太大拖累。如果你连干扰频率都不知道就盲目堆电容很可能滤了个寂寞甚至因为电容的等效串联电感ESL在某个频点发生谐振反而把噪声放大了。提示动手设计滤波之前先用示波器最好带FFT功能测一下噪声的频谱看清楚主要能量集中在哪个频段这一步能帮你省掉大量试错时间。2.2 RC、LC、π型滤波的取舍没有最好只有最合适滤波电路的结构选择核心是在成本、体积、衰减能力、直流损耗之间做权衡。我按自己常用的顺序说一下。RC低通滤波是最简单的结构一个电阻串在信号路径上一个电容对地。它的优点是便宜、好算、不引入电感那种非线性问题缺点是电阻上会有直流压降和功率损耗而且输出阻抗偏高带负载能力差。所以RC滤波一般用在信号链里比如电流采样电路的输入滤波、ADC前级抗混叠而不是用在大电流的电源路径上。截止频率公式是 f_c 1/(2πRC)这个大家都会但实际选的时候要注意电阻太大会引入热噪声电容太大会导致响应变慢一般R取几百欧到几十千欧C取纳法到微法级别。LC滤波用电感代替电阻直流损耗小适合电源路径。但电感有直流电阻DCR、饱和电流、自谐振频率这些参数选不好反而添乱。LC低通的截止频率是 f_c 1/(2π√(LC))注意这里和RC不一样是根号下LC。LC滤波的一个特点是二阶滚降理论上比RC的一阶滚降更陡但实际因为电感的寄生参数高频段衰减会变差。π型滤波就是电容-电感-电容或电容-电阻-电容的结构因为形状像希腊字母π而得名。它相当于两级滤波级联衰减能力更强在EMI滤波电路里非常常见。我做过一个电流采样电路输入端用了π型滤波前面一个0.1μF中间一个磁珠后面再一个0.1μF采样波形上的毛刺明显干净了很多。π型滤波的代价是元件多、体积大而且如果中间用电感还要考虑谐振问题——这就引出了后面要重点讲的并联谐振。结构优点缺点典型场景RC低通便宜、简单、无谐振有压降、带载差信号采样、ADC前级LC低通直流损耗小、衰减陡有谐振、体积大电源输出滤波π型滤波衰减强、双向滤波元件多、需防谐振EMI滤波、电源入口2.3 数字地与模拟地滤波效果的一半在布局我见过太多人把滤波电路算得漂漂亮亮结果板子一上电噪声依旧最后发现是地没处理好。数字地和模拟地的处理是滤波电路能不能发挥作用的关键前提。数字电路翻转时地线上会有高频电流流过如果数字地和模拟地混在一起这些噪声就会串到模拟信号里你前面加再多滤波都白搭。我的做法是数字地和模拟地在物理上分开铺铜最后只在一点通常是ADC芯片下方或电源入口处用0欧电阻或磁珠连接。这样数字地上的噪声不会直接流到模拟地模拟信号的参考地相对干净。滤波电容的接地端一定要就近接到干净的地上走线尽量短否则引线电感会让电容在高频段失效。这一点在π型滤波里尤其重要因为它的效果高度依赖每个电容的接地质量。注意0欧电阻不是真的“零欧”它有几十毫欧的电阻和一点电感但在单点连接里足够用。磁珠则对高频有阻抗适合抑制高频噪声但要注意它的直流电阻和额定电流。3. 核心细节解析RC滤波参数怎么算、电感线圈为什么不是理想的3.1 RC滤波器截止频率只是起点阻抗匹配才是关键RC低通滤波的截止频率 f_c 1/(2πRC)这个公式简单但实际设计时不能只看这一个数。我拿一个电流采样电路输入滤波的例子来说。假设采样信号带宽需要保留到10kHz采样电阻是0.1Ω后面接一个运放做放大。如果我在采样电阻和运放之间串一个1kΩ电阻、并一个100nF电容截止频率算下来是 f_c 1/(2π×1000×100e-9) ≈ 1.59kHz。这个截止频率低于10kHz会把有用信号也衰减掉所以不合适。正确的做法是先确定你要保留的最高信号频率然后让截止频率略高于它比如取1.5到2倍。如果保留10kHz截止频率取15kHz到20kHz。同时还要考虑滤波器的输入输出阻抗。RC滤波的输入阻抗大约是R加上前级输出阻抗输出阻抗也大约是R并联电容的容抗在低频段很大可忽略。如果后级运放的输入阻抗不够高R上的分压会影响信号幅度。所以R不能取太大一般几百欧到几欧具体看信号源阻抗和后级输入阻抗。我自己的经验是信号链里的RC滤波R取100Ω到1kΩC取1nF到100nF截止频率落在几十kHz到几MHz之间既能滤掉高频噪声又不会明显影响信号。如果是电源路径上的RC滤波那就要算功耗了P I²R电流大的时候R必须很小否则电阻会发烫。3.2 实际电感线圈理想模型之外的三个“捣乱分子”讲并联谐振之前必须先说清楚实际电感线圈和理想电感的差别。理想电感就是一个纯电感L阻抗是jωL随频率线性增加。但实际电感线圈有三个寄生参数直流电阻DCR、匝间电容、磁芯损耗。直流电阻是绕线本身的电阻它让电感在低频段不是一个纯电抗而是有实部。匝间电容是线圈匝与匝之间形成的分布电容它和电感本身构成一个并联谐振回路这个谐振频率叫自谐振频率SRF。在自谐振频率以下电感表现为感性到了自谐振频率阻抗达到最大超过自谐振频率电感反而表现为容性。磁芯损耗则让电感在高频段有额外的等效串联电阻。这三个参数里对并联谐振影响最大的是匝间电容。举个例子一个标称100μH的电感如果匝间电容是10pF那它的自谐振频率大约是 f 1/(2π√(LC)) 1/(2π√(100e-6×10e-12)) ≈ 5MHz。也就是说这个电感在5MHz以上就不再是电感了你拿它做滤波高频段的效果会完全出乎意料。提示选电感做滤波时一定要看数据手册里的自谐振频率确保你的工作频率远低于它。一般要求工作频率低于自谐振频率的1/3到1/5。3.3 品质因数Q谐振回路的“尖锐程度”品质因数Q是描述谐振回路选择性的参数。对于并联谐振Q R/(ω₀L) ω₀CR其中ω₀是谐振角频率R是回路的等效并联电阻。Q越高谐振峰越尖锐选择性越好但带宽越窄。在滤波电路里Q值直接影响滤波器的频率响应形状。理想LC并联谐振在谐振频率处阻抗无穷大但实际电感有DCR电容有等效串联电阻ESR所以谐振阻抗是有限的。Q值越高谐振峰越高意味着在这个频率附近信号会被放大而不是衰减。这在滤波电路里可能是个麻烦——如果你要滤掉的噪声正好落在谐振频率附近它不仅没被滤掉反而被放大了。我踩过的一个坑用LC滤波做电源输出电感是22μH电容是100μF算出来谐振频率约3.4kHz。结果负载瞬态响应时输出在3kHz附近有明显的振铃就是因为这个谐振峰的Q值太高。后来在电容上串了一个0.1Ω的小电阻把Q值降下来振铃就消失了。所以LC滤波不是Q越高越好有时候要故意“阻尼”一下。4. 实操过程从算参数到搭电路一步步验证并联谐振4.1 手算一个LC并联谐振电路参数选择与计算过程我拿一个实际做过的例子来算。目标设计一个LC并联谐振回路谐振频率f₀ 100kHz用于滤除这个频率附近的干扰。手头有标准值的电感和电容需要确定L和C的组合并估算实际谐振频率。先选电容因为电容的标准值比较密。取C 10nF根据 f₀ 1/(2π√(LC))反推L 1/((2πf₀)²C) 1/((2π×100e3)²×10e-9) ≈ 253μH。标准值里250μH比较接近就用250μH。重新算谐振频率f₀ 1/(2π√(250e-6×10e-9)) ≈ 100.7kHz和100kHz很接近可以接受。接下来考虑实际电感的影响。假设选的是一个250μH的工字电感数据手册给出自谐振频率是8MHzDCR是0.5Ω。8MHz远高于100kHz所以在这个频率下电感基本是理想的。但匝间电容仍然存在它会稍微降低实际谐振频率。粗略估算如果匝间电容是5pF那么电感的等效并联电容就是5pF和外部10nF并联后是10.005nF谐振频率变化不到0.1%可以忽略。但DCR不能忽略。DCR0.5Ω在100kHz时电感的感抗是 ωL 2π×100e3×250e-6 ≈ 157ΩDCR只占0.3%影响很小。所以这个设计在100kHz附近基本符合理想模型。4.2 搭电路实测谐振频率偏移了多少理论算完一定要实测。我搭了一个简单的测试电路信号发生器输出正弦波串一个1kΩ电阻接到LC并联回路上用示波器看回路两端的电压。改变频率找到电压最大的点就是谐振频率。实测结果理论100.7kHz实测98.5kHz偏移了约2%。这个偏移主要来自电感的匝间电容和测试引线的寄生电容。2%的偏移在大多数应用里可以接受但如果你做的是窄带滤波比如通信里的选频回路2%就可能让信号偏出通带。这时候就需要用可调电感或可调电容来微调。我还测了谐振时的阻抗。理论并联谐振阻抗在理想情况下无穷大实际测下来大约是15kΩ。这个值由电感的DCR和电容的ESR决定。15kΩ不算高说明这个回路的Q值大约在 Q R/(ω₀L) 15000/157 ≈ 95。Q95算比较高的谐振峰比较尖锐。如果用在滤波里这个尖锐的峰可能会让某些频率的信号被放大需要留意。4.3 π型滤波电路的搭建与EMI改善实测π型滤波我在一个电流采样电路上实际用过。背景是采样电阻上的信号叠加了开关电源的开关噪声频率约500kHz幅度有几十毫伏淹没了有用的电流信号。我在采样电阻和运放之间加了一个π型滤波第一个电容0.1μF对地中间串一个磁珠型号选的是100MHz时阻抗600Ω的那种第二个电容0.1μF对地。搭好之后用示波器看运放输入端的波形500kHz的噪声从几十毫伏降到了几毫伏衰减了大约20dB。有用信号是直流和低频基本没受影响。这个效果比单级RC滤波好很多因为π型相当于两级滤波而且磁珠在高频段的阻抗比电阻大得多对高频噪声的抑制更强。但要注意磁珠的阻抗是频率相关的它在低频段阻抗很低不影响信号在高频段阻抗高把噪声转化成热。选磁珠的时候要看它的阻抗-频率曲线确保在你关心的噪声频率上阻抗足够大。另外磁珠有额定电流超过会饱和失去滤波效果。滤波方案500kHz噪声衰减有用信号影响元件数量单级RC约10dB略有衰减2单级LC约15dB小2π型滤波约20dB小35. 常见问题与排查技巧实录5.1 滤波电容越加越大为什么噪声反而更严重这是我最常被问到的问题之一。很多人觉得噪声大就加电容结果加到几百微法噪声没降反升。原因通常有两个一是大电容的等效串联电感ESL比较大在高频段它不再是电容而是一个电感反而把高频噪声耦合过去二是大电容和小电容并联时如果布局不好两者之间的走线电感会和电容形成新的谐振在某些频率上阻抗反而升高。解决办法是大小电容搭配使用比如10μF的钽电容或电解电容负责低频0.1μF的陶瓷电容负责高频而且0.1μF要尽量靠近噪声源和接地端。如果还不行再加一个1nF的电容处理更高频的噪声。关键是每个电容的接地回路要短最好直接打到地平面。注意电容并联不是简单相加不同容值、不同封装的电容有不同的自谐振频率用之前最好查一下数据手册里的阻抗-频率曲线。5.2 并联谐振导致滤波失效一个真实的排查案例有一次我做一个LC滤波电路电感是100μH电容是10μF算出来谐振频率约5kHz。目标是滤掉20kHz以上的开关噪声。结果实测发现20kHz的噪声确实降了但5kHz附近出现了一个新的干扰峰幅度比原来的噪声还大。排查过程先用信号发生器扫频确认在5kHz附近回路阻抗有一个明显的峰说明发生了并联谐振。然后检查电感数据手册发现它的自谐振频率是2MHz不是电感的问题。再检查电容用的是普通的铝电解电容ESR比较大但也不至于产生这么高的Q。最后发现是PCB布局的问题电感和电容之间的走线太长走线电感大约几十纳亨和电容形成了额外的谐振把整体的Q值抬高了。解决办法把电感和电容尽量靠近放置缩短走线在电容上串一个1Ω的小电阻把Q值降下来。改完之后5kHz的干扰峰消失了20kHz以上的噪声依然被有效滤除。这个案例告诉我LC滤波的谐振问题不只是元件本身布局和走线同样关键。5.3 数字地模拟地没分好滤波效果打对折前面提过数字地和模拟地的问题这里展开说一个具体案例。我做一个ADC采样电路模拟输入前端加了RC滤波截止频率算得好好的但采样结果总是有几十个LSB的跳动。用示波器看模拟输入发现上面有规律的数字噪声频率和ADC的采样时钟一致。排查检查PCB发现模拟地和数字地是整片铺铜连在一起的ADC的数字地和模拟地引脚直接连到了同一块铜皮上。数字部分的开关电流通过地平面流到了模拟部分在模拟地上产生了电压波动这个波动被ADC当成了输入信号的一部分。解决办法把模拟地和数字地在PCB上分开铺铜只在ADC芯片下方用0欧电阻单点连接。改板之后采样跳动从几十个LSB降到了几个LSB。这个经验让我明白滤波电路的效果上限往往由地平面设计决定元件选得再好地不干净也是白搭。常见问题可能原因排查方法解决措施噪声不降反升电容ESL、并联谐振扫频看阻抗峰大小电容搭配、串阻尼电阻谐振频率偏移电感匝间电容、引线寄生实测谐振点选高自谐振频率电感、缩短走线采样跳动大数字地串扰看地平面噪声数字模拟地分开、单点连接滤波后信号失真截止频率太低、阻抗不匹配测幅频响应提高截止频率、调整R值5.4 电感选型的几个硬指标别只看电感量选电感做滤波电感量只是其中一个参数。我总结下来至少要关注四个指标自谐振频率、直流电阻DCR、饱和电流、额定电流。自谐振频率要远高于工作频率否则电感在高频段失效。DCR要小否则直流压降和发热都大。饱和电流要大于电路的最大电流否则电感饱和后电感量骤降滤波失效。额定电流要留有余量一般取最大电流的1.5倍以上。还有一个容易被忽略的点电感的磁芯材料。铁氧体磁芯适合高频但饱和磁通密度低铁粉芯磁芯饱和磁通密度高但高频损耗大。做电源滤波一般用铁粉芯或合金粉芯做信号滤波可以用铁氧体。选错了材料要么高频效果差要么大电流下饱和。6. 我个人的几条实操心得滤波电路这东西理论算一遍实际调一遍往往能学到比书本上多得多的东西。我自己的体会是先测噪声再设计不要凭感觉堆元件布局比选型更重要尤其是地和走线并联谐振不是敌人但要控制它的Q值该阻尼就阻尼。实际电感线圈的匝间电容和DCR在低频段影响不大但到了兆赫兹级别它们就是主角选电感时一定要看自谐振频率。最后分享一个小技巧如果你手头没有网络分析仪可以用信号发生器和示波器做一个简易的扫频测试虽然精度不高但找谐振点和看趋势足够了。具体做法是信号发生器输出正弦波串一个已知电阻接到被测电路用示波器测被测电路两端的电压改变频率记录幅度幅度最大的点就是谐振点。这个方法我用了很多次简单有效适合业余条件下快速验证。
滤波电路设计与并联谐振实战：RC、LC、π型滤波选型及电感自谐振避坑指南
1. 从一个“嗡嗡响”的电源说起为什么滤波和并联谐振值得单独开一篇如果你焊过功放、做过开关电源或者只是给单片机供电时被莫名其妙的噪声折腾过那你大概率已经和滤波电路打过照面了。我最早接触滤波是修一台老式收音机喇叭里总有“嗡嗡”的交流声换了滤波电容就好了——那时候只知道“电容能滤掉杂波”但为什么是这个容值、为什么并联一个小电容效果更好完全说不清楚。后来做电流采样电路采样信号上叠加了开关噪声波形毛刺得没法看才逼着自己把RC滤波、LC滤波、π型滤波这些结构一个个算了一遍也第一次认真研究了“实际电感线圈下的并联谐振”到底和理想模型差在哪。这篇笔记就围绕两个核心展开一是滤波电路的常见结构与选型逻辑二是实际电感线圈参与并联谐振时那些教科书上不会细讲、但实操中一定会遇到的坑。关键词里出现的RC滤波器、LC并联谐振电路、π型滤波、EMI滤波、品质因数、数字地与模拟地我都会结合自己的实操经验讲清楚。适合正在学电路基础的学生、刚入行的硬件工程师以及像我一样喜欢自己动手焊板子、调电路的爱好者。你不需要很深的数学功底但需要对电容、电感、阻抗这些概念有个基本印象剩下的我们边算边聊。我写这篇的初衷很简单网上讲滤波的文章很多但大多停留在“电容通高频阻低频”这种一句话结论上真正到了选型、算参数、布板、排查噪声的时候你会发现那些结论根本不够用。尤其是并联谐振理想电感和实际电感线圈的差别能让你算出来的谐振频率和实测值差出一大截。所以这篇笔记会尽量把“为什么”讲透把“怎么做”写细让你看完能直接上手算、上手调。2. 滤波电路的整体设计思路与选型逻辑2.1 滤波到底在滤什么从干扰源说起很多人一上来就问“滤波电路怎么设计”其实更该先问“我要滤掉什么”。滤波的本质是把不需要的频率成分衰减掉保留需要的成分。那不需要的成分从哪来常见的有三类一是电源纹波比如开关电源的开关频率及其谐波几十kHz到几MHz都有二是外部耦合进来的干扰比如空间电磁场在导线上感应出的高频噪声三是电路自身产生的噪声比如数字电路翻转时的电流尖峰。搞清楚干扰源的频率范围滤波器的截止频率才有依据。举个例子我给一个12V开关电源做输出滤波开关频率是300kHz那我希望滤波器在300kHz以上有足够衰减同时不能影响直流输出。这时候截止频率选在几十kHz就比较合适既能把开关纹波压下去又不会对负载瞬态响应造成太大拖累。如果你连干扰频率都不知道就盲目堆电容很可能滤了个寂寞甚至因为电容的等效串联电感ESL在某个频点发生谐振反而把噪声放大了。提示动手设计滤波之前先用示波器最好带FFT功能测一下噪声的频谱看清楚主要能量集中在哪个频段这一步能帮你省掉大量试错时间。2.2 RC、LC、π型滤波的取舍没有最好只有最合适滤波电路的结构选择核心是在成本、体积、衰减能力、直流损耗之间做权衡。我按自己常用的顺序说一下。RC低通滤波是最简单的结构一个电阻串在信号路径上一个电容对地。它的优点是便宜、好算、不引入电感那种非线性问题缺点是电阻上会有直流压降和功率损耗而且输出阻抗偏高带负载能力差。所以RC滤波一般用在信号链里比如电流采样电路的输入滤波、ADC前级抗混叠而不是用在大电流的电源路径上。截止频率公式是 f_c 1/(2πRC)这个大家都会但实际选的时候要注意电阻太大会引入热噪声电容太大会导致响应变慢一般R取几百欧到几十千欧C取纳法到微法级别。LC滤波用电感代替电阻直流损耗小适合电源路径。但电感有直流电阻DCR、饱和电流、自谐振频率这些参数选不好反而添乱。LC低通的截止频率是 f_c 1/(2π√(LC))注意这里和RC不一样是根号下LC。LC滤波的一个特点是二阶滚降理论上比RC的一阶滚降更陡但实际因为电感的寄生参数高频段衰减会变差。π型滤波就是电容-电感-电容或电容-电阻-电容的结构因为形状像希腊字母π而得名。它相当于两级滤波级联衰减能力更强在EMI滤波电路里非常常见。我做过一个电流采样电路输入端用了π型滤波前面一个0.1μF中间一个磁珠后面再一个0.1μF采样波形上的毛刺明显干净了很多。π型滤波的代价是元件多、体积大而且如果中间用电感还要考虑谐振问题——这就引出了后面要重点讲的并联谐振。结构优点缺点典型场景RC低通便宜、简单、无谐振有压降、带载差信号采样、ADC前级LC低通直流损耗小、衰减陡有谐振、体积大电源输出滤波π型滤波衰减强、双向滤波元件多、需防谐振EMI滤波、电源入口2.3 数字地与模拟地滤波效果的一半在布局我见过太多人把滤波电路算得漂漂亮亮结果板子一上电噪声依旧最后发现是地没处理好。数字地和模拟地的处理是滤波电路能不能发挥作用的关键前提。数字电路翻转时地线上会有高频电流流过如果数字地和模拟地混在一起这些噪声就会串到模拟信号里你前面加再多滤波都白搭。我的做法是数字地和模拟地在物理上分开铺铜最后只在一点通常是ADC芯片下方或电源入口处用0欧电阻或磁珠连接。这样数字地上的噪声不会直接流到模拟地模拟信号的参考地相对干净。滤波电容的接地端一定要就近接到干净的地上走线尽量短否则引线电感会让电容在高频段失效。这一点在π型滤波里尤其重要因为它的效果高度依赖每个电容的接地质量。注意0欧电阻不是真的“零欧”它有几十毫欧的电阻和一点电感但在单点连接里足够用。磁珠则对高频有阻抗适合抑制高频噪声但要注意它的直流电阻和额定电流。3. 核心细节解析RC滤波参数怎么算、电感线圈为什么不是理想的3.1 RC滤波器截止频率只是起点阻抗匹配才是关键RC低通滤波的截止频率 f_c 1/(2πRC)这个公式简单但实际设计时不能只看这一个数。我拿一个电流采样电路输入滤波的例子来说。假设采样信号带宽需要保留到10kHz采样电阻是0.1Ω后面接一个运放做放大。如果我在采样电阻和运放之间串一个1kΩ电阻、并一个100nF电容截止频率算下来是 f_c 1/(2π×1000×100e-9) ≈ 1.59kHz。这个截止频率低于10kHz会把有用信号也衰减掉所以不合适。正确的做法是先确定你要保留的最高信号频率然后让截止频率略高于它比如取1.5到2倍。如果保留10kHz截止频率取15kHz到20kHz。同时还要考虑滤波器的输入输出阻抗。RC滤波的输入阻抗大约是R加上前级输出阻抗输出阻抗也大约是R并联电容的容抗在低频段很大可忽略。如果后级运放的输入阻抗不够高R上的分压会影响信号幅度。所以R不能取太大一般几百欧到几欧具体看信号源阻抗和后级输入阻抗。我自己的经验是信号链里的RC滤波R取100Ω到1kΩC取1nF到100nF截止频率落在几十kHz到几MHz之间既能滤掉高频噪声又不会明显影响信号。如果是电源路径上的RC滤波那就要算功耗了P I²R电流大的时候R必须很小否则电阻会发烫。3.2 实际电感线圈理想模型之外的三个“捣乱分子”讲并联谐振之前必须先说清楚实际电感线圈和理想电感的差别。理想电感就是一个纯电感L阻抗是jωL随频率线性增加。但实际电感线圈有三个寄生参数直流电阻DCR、匝间电容、磁芯损耗。直流电阻是绕线本身的电阻它让电感在低频段不是一个纯电抗而是有实部。匝间电容是线圈匝与匝之间形成的分布电容它和电感本身构成一个并联谐振回路这个谐振频率叫自谐振频率SRF。在自谐振频率以下电感表现为感性到了自谐振频率阻抗达到最大超过自谐振频率电感反而表现为容性。磁芯损耗则让电感在高频段有额外的等效串联电阻。这三个参数里对并联谐振影响最大的是匝间电容。举个例子一个标称100μH的电感如果匝间电容是10pF那它的自谐振频率大约是 f 1/(2π√(LC)) 1/(2π√(100e-6×10e-12)) ≈ 5MHz。也就是说这个电感在5MHz以上就不再是电感了你拿它做滤波高频段的效果会完全出乎意料。提示选电感做滤波时一定要看数据手册里的自谐振频率确保你的工作频率远低于它。一般要求工作频率低于自谐振频率的1/3到1/5。3.3 品质因数Q谐振回路的“尖锐程度”品质因数Q是描述谐振回路选择性的参数。对于并联谐振Q R/(ω₀L) ω₀CR其中ω₀是谐振角频率R是回路的等效并联电阻。Q越高谐振峰越尖锐选择性越好但带宽越窄。在滤波电路里Q值直接影响滤波器的频率响应形状。理想LC并联谐振在谐振频率处阻抗无穷大但实际电感有DCR电容有等效串联电阻ESR所以谐振阻抗是有限的。Q值越高谐振峰越高意味着在这个频率附近信号会被放大而不是衰减。这在滤波电路里可能是个麻烦——如果你要滤掉的噪声正好落在谐振频率附近它不仅没被滤掉反而被放大了。我踩过的一个坑用LC滤波做电源输出电感是22μH电容是100μF算出来谐振频率约3.4kHz。结果负载瞬态响应时输出在3kHz附近有明显的振铃就是因为这个谐振峰的Q值太高。后来在电容上串了一个0.1Ω的小电阻把Q值降下来振铃就消失了。所以LC滤波不是Q越高越好有时候要故意“阻尼”一下。4. 实操过程从算参数到搭电路一步步验证并联谐振4.1 手算一个LC并联谐振电路参数选择与计算过程我拿一个实际做过的例子来算。目标设计一个LC并联谐振回路谐振频率f₀ 100kHz用于滤除这个频率附近的干扰。手头有标准值的电感和电容需要确定L和C的组合并估算实际谐振频率。先选电容因为电容的标准值比较密。取C 10nF根据 f₀ 1/(2π√(LC))反推L 1/((2πf₀)²C) 1/((2π×100e3)²×10e-9) ≈ 253μH。标准值里250μH比较接近就用250μH。重新算谐振频率f₀ 1/(2π√(250e-6×10e-9)) ≈ 100.7kHz和100kHz很接近可以接受。接下来考虑实际电感的影响。假设选的是一个250μH的工字电感数据手册给出自谐振频率是8MHzDCR是0.5Ω。8MHz远高于100kHz所以在这个频率下电感基本是理想的。但匝间电容仍然存在它会稍微降低实际谐振频率。粗略估算如果匝间电容是5pF那么电感的等效并联电容就是5pF和外部10nF并联后是10.005nF谐振频率变化不到0.1%可以忽略。但DCR不能忽略。DCR0.5Ω在100kHz时电感的感抗是 ωL 2π×100e3×250e-6 ≈ 157ΩDCR只占0.3%影响很小。所以这个设计在100kHz附近基本符合理想模型。4.2 搭电路实测谐振频率偏移了多少理论算完一定要实测。我搭了一个简单的测试电路信号发生器输出正弦波串一个1kΩ电阻接到LC并联回路上用示波器看回路两端的电压。改变频率找到电压最大的点就是谐振频率。实测结果理论100.7kHz实测98.5kHz偏移了约2%。这个偏移主要来自电感的匝间电容和测试引线的寄生电容。2%的偏移在大多数应用里可以接受但如果你做的是窄带滤波比如通信里的选频回路2%就可能让信号偏出通带。这时候就需要用可调电感或可调电容来微调。我还测了谐振时的阻抗。理论并联谐振阻抗在理想情况下无穷大实际测下来大约是15kΩ。这个值由电感的DCR和电容的ESR决定。15kΩ不算高说明这个回路的Q值大约在 Q R/(ω₀L) 15000/157 ≈ 95。Q95算比较高的谐振峰比较尖锐。如果用在滤波里这个尖锐的峰可能会让某些频率的信号被放大需要留意。4.3 π型滤波电路的搭建与EMI改善实测π型滤波我在一个电流采样电路上实际用过。背景是采样电阻上的信号叠加了开关电源的开关噪声频率约500kHz幅度有几十毫伏淹没了有用的电流信号。我在采样电阻和运放之间加了一个π型滤波第一个电容0.1μF对地中间串一个磁珠型号选的是100MHz时阻抗600Ω的那种第二个电容0.1μF对地。搭好之后用示波器看运放输入端的波形500kHz的噪声从几十毫伏降到了几毫伏衰减了大约20dB。有用信号是直流和低频基本没受影响。这个效果比单级RC滤波好很多因为π型相当于两级滤波而且磁珠在高频段的阻抗比电阻大得多对高频噪声的抑制更强。但要注意磁珠的阻抗是频率相关的它在低频段阻抗很低不影响信号在高频段阻抗高把噪声转化成热。选磁珠的时候要看它的阻抗-频率曲线确保在你关心的噪声频率上阻抗足够大。另外磁珠有额定电流超过会饱和失去滤波效果。滤波方案500kHz噪声衰减有用信号影响元件数量单级RC约10dB略有衰减2单级LC约15dB小2π型滤波约20dB小35. 常见问题与排查技巧实录5.1 滤波电容越加越大为什么噪声反而更严重这是我最常被问到的问题之一。很多人觉得噪声大就加电容结果加到几百微法噪声没降反升。原因通常有两个一是大电容的等效串联电感ESL比较大在高频段它不再是电容而是一个电感反而把高频噪声耦合过去二是大电容和小电容并联时如果布局不好两者之间的走线电感会和电容形成新的谐振在某些频率上阻抗反而升高。解决办法是大小电容搭配使用比如10μF的钽电容或电解电容负责低频0.1μF的陶瓷电容负责高频而且0.1μF要尽量靠近噪声源和接地端。如果还不行再加一个1nF的电容处理更高频的噪声。关键是每个电容的接地回路要短最好直接打到地平面。注意电容并联不是简单相加不同容值、不同封装的电容有不同的自谐振频率用之前最好查一下数据手册里的阻抗-频率曲线。5.2 并联谐振导致滤波失效一个真实的排查案例有一次我做一个LC滤波电路电感是100μH电容是10μF算出来谐振频率约5kHz。目标是滤掉20kHz以上的开关噪声。结果实测发现20kHz的噪声确实降了但5kHz附近出现了一个新的干扰峰幅度比原来的噪声还大。排查过程先用信号发生器扫频确认在5kHz附近回路阻抗有一个明显的峰说明发生了并联谐振。然后检查电感数据手册发现它的自谐振频率是2MHz不是电感的问题。再检查电容用的是普通的铝电解电容ESR比较大但也不至于产生这么高的Q。最后发现是PCB布局的问题电感和电容之间的走线太长走线电感大约几十纳亨和电容形成了额外的谐振把整体的Q值抬高了。解决办法把电感和电容尽量靠近放置缩短走线在电容上串一个1Ω的小电阻把Q值降下来。改完之后5kHz的干扰峰消失了20kHz以上的噪声依然被有效滤除。这个案例告诉我LC滤波的谐振问题不只是元件本身布局和走线同样关键。5.3 数字地模拟地没分好滤波效果打对折前面提过数字地和模拟地的问题这里展开说一个具体案例。我做一个ADC采样电路模拟输入前端加了RC滤波截止频率算得好好的但采样结果总是有几十个LSB的跳动。用示波器看模拟输入发现上面有规律的数字噪声频率和ADC的采样时钟一致。排查检查PCB发现模拟地和数字地是整片铺铜连在一起的ADC的数字地和模拟地引脚直接连到了同一块铜皮上。数字部分的开关电流通过地平面流到了模拟部分在模拟地上产生了电压波动这个波动被ADC当成了输入信号的一部分。解决办法把模拟地和数字地在PCB上分开铺铜只在ADC芯片下方用0欧电阻单点连接。改板之后采样跳动从几十个LSB降到了几个LSB。这个经验让我明白滤波电路的效果上限往往由地平面设计决定元件选得再好地不干净也是白搭。常见问题可能原因排查方法解决措施噪声不降反升电容ESL、并联谐振扫频看阻抗峰大小电容搭配、串阻尼电阻谐振频率偏移电感匝间电容、引线寄生实测谐振点选高自谐振频率电感、缩短走线采样跳动大数字地串扰看地平面噪声数字模拟地分开、单点连接滤波后信号失真截止频率太低、阻抗不匹配测幅频响应提高截止频率、调整R值5.4 电感选型的几个硬指标别只看电感量选电感做滤波电感量只是其中一个参数。我总结下来至少要关注四个指标自谐振频率、直流电阻DCR、饱和电流、额定电流。自谐振频率要远高于工作频率否则电感在高频段失效。DCR要小否则直流压降和发热都大。饱和电流要大于电路的最大电流否则电感饱和后电感量骤降滤波失效。额定电流要留有余量一般取最大电流的1.5倍以上。还有一个容易被忽略的点电感的磁芯材料。铁氧体磁芯适合高频但饱和磁通密度低铁粉芯磁芯饱和磁通密度高但高频损耗大。做电源滤波一般用铁粉芯或合金粉芯做信号滤波可以用铁氧体。选错了材料要么高频效果差要么大电流下饱和。6. 我个人的几条实操心得滤波电路这东西理论算一遍实际调一遍往往能学到比书本上多得多的东西。我自己的体会是先测噪声再设计不要凭感觉堆元件布局比选型更重要尤其是地和走线并联谐振不是敌人但要控制它的Q值该阻尼就阻尼。实际电感线圈的匝间电容和DCR在低频段影响不大但到了兆赫兹级别它们就是主角选电感时一定要看自谐振频率。最后分享一个小技巧如果你手头没有网络分析仪可以用信号发生器和示波器做一个简易的扫频测试虽然精度不高但找谐振点和看趋势足够了。具体做法是信号发生器输出正弦波串一个已知电阻接到被测电路用示波器测被测电路两端的电压改变频率记录幅度幅度最大的点就是谐振点。这个方法我用了很多次简单有效适合业余条件下快速验证。
