干这行这么久做网络设备调试、嵌入式驱动开发最难缠的问题往往不在协议栈里而在最底下那两层。很多人一上来就怀疑驱动、怀疑内核配置折腾一整天才发现问题就出在MAC和PHY这对老搭档的配合上。先把话说清楚这里的“MAC”指的是以太网的介质访问控制子层Media Access Control跟日常用的苹果Mac电脑没有半毛钱关系。你要是搜索“MAC和PHY”是想查macOS系统数据清理、Homebrew安装报错那类问题果断绕道但如果你是搞嵌入式、做交换机/路由器、用FPGA做网络处理或者正在被网口不稳定折磨那这篇内容你大概率用得上。这篇文章不搞教科书式说教我打算把两件事讲透MAC和PHY各自到底在干什么、它们之间怎么沟通以及在实际项目中硬件设计和软件调试最容易踩的坑。所有内容都来自我自己做项目时的真实经历尽量大白话争取让刚入门的兄弟们看完就能用。1. MAC和PHY的分工一对搞定“发快递”的老搭档1.1 从一台设备上网说起想象一下你要寄一个包裹。你先得把东西装进一个标准的快递箱写上收件人、寄件人地址算好重量贴上面单这是快递员能识别的统一格式然后快递员才能骑着车把包裹送到下一个站点最后送到收件人手里。以太网发送数据也是这个流程。CPU或者DMA把要发的数据丢给MACMAC负责把数据封装成以太网帧的格式加上目的MAC地址、源MAC地址、类型字段算好CRC校验值。到了接收端MAC再把这些壳脱掉把有效数据交给上层。而你把这个帧真正变成网线上传输的电信号、光信号靠的是PHY。也就是说MAC管的是“帧”的封装和解析PHY管的是“比特”的物理收发。两者配合好了网络才能正常工作。很多初学者搞不清楚Mac和PHY的区别其实就记住这一句话就够了一方是快递公司的分拣员一方是开着货车跑高速的司机。1.2 MAC层具体干哪些活MACMedia Access Control位于二层数据链路层核心任务我总结下来有这么几块帧处理方面MAC要负责以太网帧的组建和拆解。发送时填充前导码Preamble、帧起始定界符SFD、目的和源MAC地址、可选的VLAN标签、长度/类型字段以及帧校验序列FCS即CRC32。接收时校验FCS不对的帧直接丢掉。介质访问控制方面早期半双工以太网用CSMA/CD机制现在基本都在全双工模式下运行这一块很多人的印象还停留在教科书里实际工作中很少再遇到冲突检测了但芯片内部的仲裁逻辑还在。地址过滤方面MAC内部有地址过滤器可以配置成只接收发给自己单播、组播或广播帧避免无效帧一股脑全丢给上层。做交换芯片的朋友应该清楚MAC地址表学习也是从这里延伸出来的。流控方面全双工下处理Pause帧当本地接收缓存快满时MAC会主动发一个暂停帧让对方暂停发送一段时间。这个机制在拥塞场景下非常关键处理不好丢包率会直线上升。我调试过不少板子发现初学者最容易忽略的是CRC这部分。如果PCB布线或者时钟有问题PHY往往还能协商上链路但帧在传输过程中被干扰或是PHY恢复出来的数据就错了MAC在接收端算CRC发现不对直接丢帧表现出来就是ping不通或者丢包严重。所以排查网络问题不要光盯着三层四层先把MAC的CRC错误计数看一下。1.3 PHY层又是干什么的PHYPhysical Layer吧负责把MAC交付的并行数据流转换成适合在特定介质上传输的串行模拟信号。展开说包含这些功能编码解码方面100BASE-TX用4B/5B编码加MLT-3电平变换1000BASE-T用PAM510GBASE-T甚至用到PAM16和Tomlinson预编码。每一代的编码方案都不太一样PHY这些工作对上层的MAC是不可见的。时钟恢复与同步方面接收端要从数据流里恢复出时钟而不是靠一根单独时钟线。这个对抖动和漂移的要求很高也是PHY最容易受温度和电压影响的地方。自动协商Auto-Negotiation是最常用的功能之一。插上网线两个PHY之间通过快速脉冲交换能力集协商出双方都支持的最高速率和双工模式。你看到的“协商到100M全双工”就是它的功劳。MDI/MDIX自动翻转也在PHY内部完成。以前需要交叉线连接同种设备现在PHY自动检测线序直通线、交叉线通用。实际调试中最常见的问题就是两根设备协商速率不一致比如交换机是100M全双工你的设备却协商成100M半双工虽然能通但满负载下冲突和重传几乎不可避免体感速度慢得离谱。解决这类问题的钥匙就是PHY的寄存器配置。1.4 为什么非要拆成两个芯片很多刚接触硬件设计的朋友会问既然MAC和PHY关系这么紧密为什么不做成一个完整SoC答案是物理实现工艺确实差异太大。MAC是纯数字逻辑追求的是先进制程下的高集成度和低功耗而PHY里包含模拟电路、锁相环、高速SerDes、均衡器等这些模块对工艺要求完全不同。把高精度模拟电路塞进先进数字工艺里成本和技术难度都会成倍增加而且灵活性也锁死了。更关键的是PHY需要适配不同介质双绞线、光纤、背板等。如果MAC和PHY绑定死了换一个传输介质就全都要换。所以你会看到现在的主流做法是SoC内部集成了MAC外部挂一颗独立的PHY芯片通过MII、RGMII、SGMII这类标准接口连接。这样做既能灵活选择PHY也方便各种场景的换型复用。2. MAC和PHY之间怎么对话接口选型和避坑2.1 MII家族缩写其实没那么复杂MAC和PHY之间的数据通道业内统称MIIMedia Independent Interface媒体无关接口。媒体无关的意思就是MAC不关心PHY底下连的是双绞线还是光纤只要接口协议一致就能通信。这个设计思路非常务实也让我省的每次换线缆都要重新做一套MAC逻辑。我先放一张常用接口的对照表方便大家按复杂度选型接口数据位宽时钟速率对应速率典型引脚数适用场景MII4位25MHz/2.5MHz100M/10M16根左右老设计、性能和引脚都宽裕RMII2位50MHz100M/10M约10根引脚紧张、百兆设备GMII8位125MHz1000M24根左右千兆设备引脚多RGMII4位125MHzDDR1000M12根左右千兆设备最常用SGMII1路串行1.25Gbps1000M/100M/10M4根差分对高速背板、交换芯片互联先说传输方式MII每条数据线在每个时钟周期采样一个比特RGMII则是在时钟上升沿和下降沿各采一次所以4根数据线在125MHz时钟下就能跑出8位数据宽度从而实现千兆速率。这个DDR技术听着高大上但代价就是对时序要求更严格这也是RGMII成为很多人调试噩梦的根源。再看时钟属于谁MII/RGMII的发送时钟TX_CLK由MAC提供给PHY接收时钟RX_CLK由PHY从线上恢复出来再送给MAC。换句话说谁发数据谁给时钟这一点对排查问题很重要。如果你用示波器量PHY发过来的RX_CLK根本没有稳定时钟那大概率是PHY没有正常锁定链路问题出在线缆或对端设备上而不是MAC侧的事。2.2 RGMII的延时配置是个大坑RGMII接口如果按标准定义发送端需要在时钟沿输出数据但接收端必须保证数据在时钟沿处稳定才能采集到正确逻辑这就产生了一个关键矛盾数据从发送端出来时和时钟沿对齐了到了接收端因为PCB走线长短、器件本身的延迟数据变化沿和时钟沿仍然靠得很近接收端根本没法采样。解决思路就是让时钟或数据错开大约2ns。原理是RGMII标准里源端应当把时钟或数据做一定延迟让接收端在数据稳定区的中间去采样。具体错开多少业界通行做法是按2ns来设计对应PCB大概10到30厘米的走线长度差。现代PHY普遍把延迟集成在芯片内部不用你在PCB上绕线。Linux设备树里你会看到这些写法phy-mode rgmii; /* 不带内置延时PCB或IP核自己解决 */ phy-mode rgmii-id; /* PHY同时提供TX和RX延时 */ phy-mode rgmii-txid; /* PHY只提供TX延时 */ phy-mode rgmii-rxid; /* PHY只提供RX延时 */这个配置我建议在硬件设计阶段就要拍板约定好不要到软件跑起来再去“试一试”。如果PHY内置延时而你把模式写成了纯rgmii实测现象是link能协商成功但收发数据全是坏的丢了大量帧。因为没有延迟MAC在时钟边沿采样到的数据和数据跳变沿重叠采到啥纯看运气。反过来PHY没开延迟而你把模式写成rgmii-id等于延迟加了两遍同样采不对数据。调试这类问题有个土办法写一个回环测试程序让MAC自发自收然后用示波器对比TX_CLK与TXD、RX_CLK与RXD的相对相位。只要能稳定量出大约2ns的偏置基本就说明时序配置没问题。2.3 SGMII IP核到底配MAC模式还是PHY模式SGMII是串行接口只有一对差分收发线速率固定1.25Gbps。它最大的好处就是引脚少、抗干扰能力强适合做背板或者连接交换芯片。但在FPGA工程里SGMII IP核的配置是很多新手翻车现场。很多人拿到SGMII IP核和外部PHY芯片不知道怎么设置模式。记住这条纪律IP核默认“MAC模式”是对外连接一个PHY芯片的IP核里的“PHY模式”则是对外连接另一个MAC比如交换芯片的MAC侧。为什么必须这么区分SGMII物理层跑的是1000BASE-X的8B/10B编码但SGMII定义了一种特殊的协商机制MAC侧的PCS层和PHY侧的PCS层要交换能力信息。如果你把IP核配置成了PHY模式却又外接了一颗PHY芯片两边都把自己当PHY协商流程对不上直接结果就是link永远起不来。这里补充一个更隐蔽的坑SGMII和1000BASE-X在编码层虽然类似但自动协商的页面内容不一样。1000BASE-X用在光纤直连场景两边都是MAC侧的PCS互认SGMII则是连接MAC和PHY之间。如果你在设计里用SGMII IP核接光模块那反而是要按1000BASE-X来配置别搞混。一句话先在系统框图上画清楚“谁的MAC、谁的PHY”再决定IP核模式。3. PHY芯片硬件设计要点从选型到外围电路3.1 电压型PHY和电流型PHY的差异网上关于“电压型PHY”和“电流型PHY”的说法五花八门实际大多数场合指的是PHY发送驱动器的拓扑结构这直接关系到你硬件设计的外部匹配电路。电流型Current Mode驱动内部用电流源驱动差分对典型代表是CMLCurrent Mode Logic。这类PHY的发送端需要外接端接电阻来形成电压摆幅内部功耗相对小信号完整性对端接阻值和走线阻抗非常敏感。端接没做对信号幅度要么不够要么反射严重。电压型Voltage Mode驱动内部是推挽式结构本身就能产生明确的电压摆幅外部端接要求相对宽松设计起来更省心代价是功耗通常会比电流型大一些。做硬件设计时你需要做的事非常简单翻开PHY的数据手册找到典型应用电路严格照抄端接方案。千万别拿一颗电压型PHY的端接设计套到电流型PHY上。我曾经见过一个项目把电流型PHY的差分线上只用了几十欧的电阻做端接结果TX信号幅度只有标准值的一半百兆下勉强能link千兆下彻底起不来。为什么有时候换了一颗兼容PHY电路没动也能跑而换另一颗就废了大概率就是发送拓扑变了端接方案没有同步调整。所以做兼容设计时不只要看引脚定义还要把端接方式核对一遍。3.2 PHY外围硬件电路的关键细节在外围电路上时钟、复位、电源和网络变压器处理的优先级最高任何一个出错都可能导致PHY工作异常且问题极难排查。时钟方面PHY一般支持无源晶振和有源时钟两种方式。无源晶振一般接在XI、XO之间需要加两个负载电容容值按晶振规格书来常见是18pF到22pF。有源时钟则直接接到XI引脚XO悬空或按手册处理。时钟频率通常是25MHz也有部分芯片用50MHz。时钟质量直接影响PHY的链路稳定性和抖动所以我建议时钟走线短而直远离高频开关电源和高速信号线。复位方面PHY的复位时间一般在10ms以上很多芯片需要稳定时钟后一段时间才能释放复位。实际设计时用GPIO控制复位会比RC上电复位可靠得多方便软件在驱动的probe流程里控制时序。切忌在PHY还没完成上电初始化时就去访问MDIO大概率读到一堆0xFF或者0x00。网络变压器Ethernet Transformer这方面中心抽头的接法最常出问题。百兆网络变压器中心抽头一般接电源如3.3V或2.5V千兆又分不同接法。Bob Smith端接是提高EMC性能的标准做法但阻容值选错会白白增加损耗一定要按参考设计来。电源方面PHY通常有多路电源数字核心、模拟、I/O、SerDes等。模拟电源的纹波要求一般比较高必要时用LC滤波或磁珠隔离。见过不少板子因为模拟电源没有处理好PHY工作一段时间后性能急剧下降换成优质电源模块就恢复正常。至于LED灯看似无关紧要其实是一项非常有用的调试辅助手段。Link灯、Activity灯、速度灯都要接到PHY对应的灯驱引脚上。很多问题在现场判断时可以少了逻辑分析仪先看灯的状态就能定位。3.3 国产百兆PHY芯片选型与实测建议最近几年国产百兆PHY选择面已经比较宽了裕太微、瑞发科、景略半导体等厂商都有成熟方案。我以常见的一款做说明具体型号可查最新数据手册这类芯片通常支持RMII和RGMII接口基本覆盖主控的百兆接入需求且封装兼容性较好可以直接替换进口芯片。但选型和替换有两个教训值得记录。第一寄存器兼容性一定要验证。不同厂商对PHY寄存器虽然都遵循IEEE标准的基本页但扩展寄存器、中断状态、节能模式这些地址往往各不相同。如果你的主控驱动里写死了某颗进口PHY的寄存器地址来做节能唤醒、EEE配置换了国产芯片后代码可能走错门。最好专门给国产芯片单独写一段驱动变更或者在内核phy driver结构里增加兼容项。第二国产PHY的百兆性能实测通常没问题尤其在短距离、常规网线下表现稳定。但在长距离线缆、高温环境下的信号质量个别芯片会有明显下降。建议做整机测试时增加“超五类线50米高温老化”这种极限用例别只在实验桌上测。我个人做过一轮国产化替换总体感觉是百兆应用完全能扛住成本优势明显但原厂的支持响应和技术资料水平参差不齐。选型时优先挑数据手册完整、有参考驱动、甚至有eval板和网口调试文档的供应商这类团队通常靠谱得多。4. 软件侧的协作设备树、驱动与常用调试命令4.1 Linux怎么看待MAC和PHYLinux网络驱动对MAC和PHY的管理分成了清晰的层次MAC驱动在主控侧负责描述DMA、fifo、中断等PHY驱动通过MDIO总线注册成独立的设备负责管理PHY寄存器、协商状态、link状态上报。开发时你可能不需要深入MAC驱动内部但必须熟练使用MDIO总线工具来读取PHY寄存器。MDIOManagement Data Input/Output是IEEE定义的串行管理接口引脚只有两根MDC和MDIO。所有PHY寄存器的读和写都要通过它完成。在Linux中MDIO总线上的PHY设备一般由设备树描述PHY地址取决于硬件引脚配置常见范围是0到31中的某个值。如果驱动提示找不到PHY第一件事就是确认MDIO总线上能不能读到PHY ID寄存器寄存器2和3分别是PHY ID高16位和低16位。4.2 设备树配置示例一个典型的MAC和PHY设备树节点长这样mdio { eth_phy: ethernet-phy1 { compatible ethernet-phy-ieee802.3-c22; reg 1; reset-gpios gpio1 10 GPIO_ACTIVE_LOW; reset-delay-us 20000; /* 有些PHY还需要配置中断、速率限制等 */ max-speed 100; }; }; mac { status okay; local-mac-address [00 11 22 33 44 55]; phy-mode rgmii-id; phy-handle eth_phy; };compatible字段一般用通用PHY兼容串前提是PHY厂商驱动已注册或内核用通用驱动能覆盖。大多数PHY只需靠通用驱动就能正常工作但有些IHV功能比如EEE、节能、LED控制需要厂商自定义驱动包。reg字段填的是PHY的MDIO地址必须和硬件实际配置的PHYAD引脚电平一致否则probe失败。如果你改了拨码开关或电阻来改PHY地址这里要同步更新。reset-gpios和reset-delay-us用来控制PHY复位时序。stmmac等MAC框架在初始化时都会先拉复位再等待延时再访问MDIO总线这个顺序不要搞反。local-mac-address是本地MAC地址。如果这个属性不写可能读到芯片eFuse里的随机地址也可能是全零地址。全零MAC在局域网里极易与其他设备冲突而且某些交换机还会直接丢弃。生产环境必须通过系统烧录、U-Boot环境变量或设备树注入唯一MAC。phy-mode这个参数我已经在RGMII里强调了这里再提醒一次它必须和PCB走线设计、PHY内部delay配置保持一致。软件写错后面排查成本很高。4.3 实战调试命令与技巧先把一套最顺手的调试命令列出来# 查看link状态和协商速度/双工 ethtool eth0 # 强制100M全双工不推荐生产用但调试时必要 ethtool -s eth0 speed 100 duplex full autoneg off # 查看收发统计重点关注CRC错误、丢帧计数 ethtool -S eth0 # 直接读PHY寄存器0BMCR基本控制寄存器 mdio read eth0 0 # 直接写PHY寄存器 mdio write eth0 0 0x1000用ethtool -S看统计时如果你能看到大量rx_crc_errors、rx_frame_errors基本可以判定物理层信号或者时钟有问题而不是IP层异常。这些丢帧计数是定位物理层问题的金钥匙。如果系统里没有mdio工具也可以写一个简单的用户态程序用socket ioctl调用SIOCGMIIPHY指令去读寄存器效果一样。但开发板上最省事的还是安装mdio-tools工具包。调试PHY寄存器时建议随身带一张IEEE 802.3规定的22号管理寄存器表熟悉寄存器0到6的含义。调试中最常用的几个寄存器0是控制寄存器位13到位8控制速率和双工寄存器1是状态寄存器包含link状态、协商完成位寄存器4是AN_ADVERTISEMENT寄存器5是AN_LP_BASE可以用来查看对端能力。5. 经典故障排查实录问题、定位与解决5.1 link灯亮但PING不通或者通了疯狂丢包这个现象在RGMII接口上简直是家常便饭。链路协商正常说明PHY和网线没问题但数据死活不通极大概率是MAC和PHY接口层的时序不匹配。遇到时我的排查顺序是先用ethtool -S eth0查看统计。如果接收方向的CRC错误、FCS错误特别多优先怀疑RX时钟延时不对。然后查phy-mode设备树配的参数是否符合硬件方案。如果配的是rgmii但实际PHY内置了延时或者反过来都是典型错误。改dts后重启系统多数情况能解决。如果改延时配置仍然丢包用示波器量RGMII接口时钟和数据是否符合时序。数据线要有接近2ns的相对延时。如果芯片支持也可以直接改PHY寄存器里的TX/RX delay控制位。还有一种隐蔽场景MAC的时钟线布线太长导致TX_CLK到PHY的采样沿偏差过大。这种就只能改PCB了软件救不回来。5.2 MAC地址相关的坑我看到网上搜索热词里有“mac地址怎么查”“000c 29开头的mac 地址 都是虚拟机吗”这里顺带讲清楚MAC地址是48位前24位是OUI组织唯一标识后24位由厂商自行分配。查本机MAC地址最常用的命令是Linux下的ip link show、Windows下的ipconfig /all开发板上则是ifconfig eth0。00:0c:29开头的OUI确实经常出现在虚拟机网卡上尤其是某些虚拟化平台的默认MAC段但这不是绝对标准有的厂商也会借用这个OUI不能完全靠OUI判断是否虚拟机。实际开发中遇到最多的是MAC地址全0或重复。我的建议是生产设备尽量在U-Boot阶段就把MAC烧进eFuse或存储分区内核启动后从设备树或驱动中读取用local-mac-address临时指定测试也行但不要全0不要和局域网内其他设备的MAC撞车。5.3 协商正常但速率慢、吞吐量上不去这类问题多数出在双工模式不匹配。协商到半双工的时候一对线上既发又收冲突检测机制会让吞吐量锐减。最直接的解决办法是强制对端也改成全双工或者重启自协商让两端收敛。还有一种情况是百兆协商正常但只有100M明明网线支持千兆。这通常是PHY能力配置或网线质量问题尤其是只用了4根芯的网线无法达到千兆。用ethtool看PHY的advertising里有没有1000baseT如果没开检查PHY寄存器或者驱动能力。最后注意过长的网线或者线缆中途经过质量很差的接头也会让PHY为了维持链路牺牲速率。这种问题跑一下e2e测试可以复现但排查成本高建议直接换一根标准的超五类线来对比。5.4 问题排查速查表下面这一张表是我做过很多项目之后浓缩出来的碰到网口类故障照着顺序走能省下不少时间现象可能原因快速排查方法PHY完全没有link网线/对端故障PHY供电、复位异常换线量PHY电源和复位读PHY寄存器1的link位link能起来但疯狂CRC错误RGMII延时配置不对时钟源抖动大检查phy-mode是否带内置延时用示波器量时钟看dmesg百兆/千兆协商不到网线只有4芯PHY能力寄存器被改坏对端能力不匹配检查advertising换线恢复默认配置MDIO读不到PHY IDPHY地址不对复位未释放MDIO上拉缺失PHY供电异常量GPIO电平确认PHYAD确认rst时序量MDC/MDIO波形丢包严重但不报CRC布线层串扰电源纹波大变压器端接误换板对比示波器大量采样观察眼图低速率正常高速率link闪断高速链路信号质量差端接不匹配重点检查差分线阻抗和端接电阻5.5 为什么PHY模式配置错误时最难查我一开始也犯过这种错误FPGA里配置SGMII IP核用错了模式和外部PHY芯片怎么连都是link不上。换过PHY、换过配置文件折腾了一整天最后查资料才发现是IP核输出的9号信号和PHY侧协商机制根本不匹配。这种问题难查的原因在于你用示波器能看到物理层是有波形在动的一切信号在线上似乎正常但底层那种特定的PCS协商状态机互相不对付波形再正常也不出结果。所以遇到SGMII/SerDes类接口问题我强烈建议先画一张框图标注清楚每一侧的角色、速率、预期工作模式再对照IP user guide去核对配置。感觉到“明明有信号但就是不通”的时候先往配置细节上怀疑不要急着动硬件。我在调试时还有一个习惯就是在设计阶段就将PHY的寄存器初始化脚本整理好包括自动协商能力、LED控制、中断使能等硬件改动后跑一遍回归脚本这能最大程度减少人为配置错误。搞网络底层这一行耐心比对细节比任何高级技巧都重要。
MAC与PHY深度解析：从接口时序到实际调试避坑指南
干这行这么久做网络设备调试、嵌入式驱动开发最难缠的问题往往不在协议栈里而在最底下那两层。很多人一上来就怀疑驱动、怀疑内核配置折腾一整天才发现问题就出在MAC和PHY这对老搭档的配合上。先把话说清楚这里的“MAC”指的是以太网的介质访问控制子层Media Access Control跟日常用的苹果Mac电脑没有半毛钱关系。你要是搜索“MAC和PHY”是想查macOS系统数据清理、Homebrew安装报错那类问题果断绕道但如果你是搞嵌入式、做交换机/路由器、用FPGA做网络处理或者正在被网口不稳定折磨那这篇内容你大概率用得上。这篇文章不搞教科书式说教我打算把两件事讲透MAC和PHY各自到底在干什么、它们之间怎么沟通以及在实际项目中硬件设计和软件调试最容易踩的坑。所有内容都来自我自己做项目时的真实经历尽量大白话争取让刚入门的兄弟们看完就能用。1. MAC和PHY的分工一对搞定“发快递”的老搭档1.1 从一台设备上网说起想象一下你要寄一个包裹。你先得把东西装进一个标准的快递箱写上收件人、寄件人地址算好重量贴上面单这是快递员能识别的统一格式然后快递员才能骑着车把包裹送到下一个站点最后送到收件人手里。以太网发送数据也是这个流程。CPU或者DMA把要发的数据丢给MACMAC负责把数据封装成以太网帧的格式加上目的MAC地址、源MAC地址、类型字段算好CRC校验值。到了接收端MAC再把这些壳脱掉把有效数据交给上层。而你把这个帧真正变成网线上传输的电信号、光信号靠的是PHY。也就是说MAC管的是“帧”的封装和解析PHY管的是“比特”的物理收发。两者配合好了网络才能正常工作。很多初学者搞不清楚Mac和PHY的区别其实就记住这一句话就够了一方是快递公司的分拣员一方是开着货车跑高速的司机。1.2 MAC层具体干哪些活MACMedia Access Control位于二层数据链路层核心任务我总结下来有这么几块帧处理方面MAC要负责以太网帧的组建和拆解。发送时填充前导码Preamble、帧起始定界符SFD、目的和源MAC地址、可选的VLAN标签、长度/类型字段以及帧校验序列FCS即CRC32。接收时校验FCS不对的帧直接丢掉。介质访问控制方面早期半双工以太网用CSMA/CD机制现在基本都在全双工模式下运行这一块很多人的印象还停留在教科书里实际工作中很少再遇到冲突检测了但芯片内部的仲裁逻辑还在。地址过滤方面MAC内部有地址过滤器可以配置成只接收发给自己单播、组播或广播帧避免无效帧一股脑全丢给上层。做交换芯片的朋友应该清楚MAC地址表学习也是从这里延伸出来的。流控方面全双工下处理Pause帧当本地接收缓存快满时MAC会主动发一个暂停帧让对方暂停发送一段时间。这个机制在拥塞场景下非常关键处理不好丢包率会直线上升。我调试过不少板子发现初学者最容易忽略的是CRC这部分。如果PCB布线或者时钟有问题PHY往往还能协商上链路但帧在传输过程中被干扰或是PHY恢复出来的数据就错了MAC在接收端算CRC发现不对直接丢帧表现出来就是ping不通或者丢包严重。所以排查网络问题不要光盯着三层四层先把MAC的CRC错误计数看一下。1.3 PHY层又是干什么的PHYPhysical Layer吧负责把MAC交付的并行数据流转换成适合在特定介质上传输的串行模拟信号。展开说包含这些功能编码解码方面100BASE-TX用4B/5B编码加MLT-3电平变换1000BASE-T用PAM510GBASE-T甚至用到PAM16和Tomlinson预编码。每一代的编码方案都不太一样PHY这些工作对上层的MAC是不可见的。时钟恢复与同步方面接收端要从数据流里恢复出时钟而不是靠一根单独时钟线。这个对抖动和漂移的要求很高也是PHY最容易受温度和电压影响的地方。自动协商Auto-Negotiation是最常用的功能之一。插上网线两个PHY之间通过快速脉冲交换能力集协商出双方都支持的最高速率和双工模式。你看到的“协商到100M全双工”就是它的功劳。MDI/MDIX自动翻转也在PHY内部完成。以前需要交叉线连接同种设备现在PHY自动检测线序直通线、交叉线通用。实际调试中最常见的问题就是两根设备协商速率不一致比如交换机是100M全双工你的设备却协商成100M半双工虽然能通但满负载下冲突和重传几乎不可避免体感速度慢得离谱。解决这类问题的钥匙就是PHY的寄存器配置。1.4 为什么非要拆成两个芯片很多刚接触硬件设计的朋友会问既然MAC和PHY关系这么紧密为什么不做成一个完整SoC答案是物理实现工艺确实差异太大。MAC是纯数字逻辑追求的是先进制程下的高集成度和低功耗而PHY里包含模拟电路、锁相环、高速SerDes、均衡器等这些模块对工艺要求完全不同。把高精度模拟电路塞进先进数字工艺里成本和技术难度都会成倍增加而且灵活性也锁死了。更关键的是PHY需要适配不同介质双绞线、光纤、背板等。如果MAC和PHY绑定死了换一个传输介质就全都要换。所以你会看到现在的主流做法是SoC内部集成了MAC外部挂一颗独立的PHY芯片通过MII、RGMII、SGMII这类标准接口连接。这样做既能灵活选择PHY也方便各种场景的换型复用。2. MAC和PHY之间怎么对话接口选型和避坑2.1 MII家族缩写其实没那么复杂MAC和PHY之间的数据通道业内统称MIIMedia Independent Interface媒体无关接口。媒体无关的意思就是MAC不关心PHY底下连的是双绞线还是光纤只要接口协议一致就能通信。这个设计思路非常务实也让我省的每次换线缆都要重新做一套MAC逻辑。我先放一张常用接口的对照表方便大家按复杂度选型接口数据位宽时钟速率对应速率典型引脚数适用场景MII4位25MHz/2.5MHz100M/10M16根左右老设计、性能和引脚都宽裕RMII2位50MHz100M/10M约10根引脚紧张、百兆设备GMII8位125MHz1000M24根左右千兆设备引脚多RGMII4位125MHzDDR1000M12根左右千兆设备最常用SGMII1路串行1.25Gbps1000M/100M/10M4根差分对高速背板、交换芯片互联先说传输方式MII每条数据线在每个时钟周期采样一个比特RGMII则是在时钟上升沿和下降沿各采一次所以4根数据线在125MHz时钟下就能跑出8位数据宽度从而实现千兆速率。这个DDR技术听着高大上但代价就是对时序要求更严格这也是RGMII成为很多人调试噩梦的根源。再看时钟属于谁MII/RGMII的发送时钟TX_CLK由MAC提供给PHY接收时钟RX_CLK由PHY从线上恢复出来再送给MAC。换句话说谁发数据谁给时钟这一点对排查问题很重要。如果你用示波器量PHY发过来的RX_CLK根本没有稳定时钟那大概率是PHY没有正常锁定链路问题出在线缆或对端设备上而不是MAC侧的事。2.2 RGMII的延时配置是个大坑RGMII接口如果按标准定义发送端需要在时钟沿输出数据但接收端必须保证数据在时钟沿处稳定才能采集到正确逻辑这就产生了一个关键矛盾数据从发送端出来时和时钟沿对齐了到了接收端因为PCB走线长短、器件本身的延迟数据变化沿和时钟沿仍然靠得很近接收端根本没法采样。解决思路就是让时钟或数据错开大约2ns。原理是RGMII标准里源端应当把时钟或数据做一定延迟让接收端在数据稳定区的中间去采样。具体错开多少业界通行做法是按2ns来设计对应PCB大概10到30厘米的走线长度差。现代PHY普遍把延迟集成在芯片内部不用你在PCB上绕线。Linux设备树里你会看到这些写法phy-mode rgmii; /* 不带内置延时PCB或IP核自己解决 */ phy-mode rgmii-id; /* PHY同时提供TX和RX延时 */ phy-mode rgmii-txid; /* PHY只提供TX延时 */ phy-mode rgmii-rxid; /* PHY只提供RX延时 */这个配置我建议在硬件设计阶段就要拍板约定好不要到软件跑起来再去“试一试”。如果PHY内置延时而你把模式写成了纯rgmii实测现象是link能协商成功但收发数据全是坏的丢了大量帧。因为没有延迟MAC在时钟边沿采样到的数据和数据跳变沿重叠采到啥纯看运气。反过来PHY没开延迟而你把模式写成rgmii-id等于延迟加了两遍同样采不对数据。调试这类问题有个土办法写一个回环测试程序让MAC自发自收然后用示波器对比TX_CLK与TXD、RX_CLK与RXD的相对相位。只要能稳定量出大约2ns的偏置基本就说明时序配置没问题。2.3 SGMII IP核到底配MAC模式还是PHY模式SGMII是串行接口只有一对差分收发线速率固定1.25Gbps。它最大的好处就是引脚少、抗干扰能力强适合做背板或者连接交换芯片。但在FPGA工程里SGMII IP核的配置是很多新手翻车现场。很多人拿到SGMII IP核和外部PHY芯片不知道怎么设置模式。记住这条纪律IP核默认“MAC模式”是对外连接一个PHY芯片的IP核里的“PHY模式”则是对外连接另一个MAC比如交换芯片的MAC侧。为什么必须这么区分SGMII物理层跑的是1000BASE-X的8B/10B编码但SGMII定义了一种特殊的协商机制MAC侧的PCS层和PHY侧的PCS层要交换能力信息。如果你把IP核配置成了PHY模式却又外接了一颗PHY芯片两边都把自己当PHY协商流程对不上直接结果就是link永远起不来。这里补充一个更隐蔽的坑SGMII和1000BASE-X在编码层虽然类似但自动协商的页面内容不一样。1000BASE-X用在光纤直连场景两边都是MAC侧的PCS互认SGMII则是连接MAC和PHY之间。如果你在设计里用SGMII IP核接光模块那反而是要按1000BASE-X来配置别搞混。一句话先在系统框图上画清楚“谁的MAC、谁的PHY”再决定IP核模式。3. PHY芯片硬件设计要点从选型到外围电路3.1 电压型PHY和电流型PHY的差异网上关于“电压型PHY”和“电流型PHY”的说法五花八门实际大多数场合指的是PHY发送驱动器的拓扑结构这直接关系到你硬件设计的外部匹配电路。电流型Current Mode驱动内部用电流源驱动差分对典型代表是CMLCurrent Mode Logic。这类PHY的发送端需要外接端接电阻来形成电压摆幅内部功耗相对小信号完整性对端接阻值和走线阻抗非常敏感。端接没做对信号幅度要么不够要么反射严重。电压型Voltage Mode驱动内部是推挽式结构本身就能产生明确的电压摆幅外部端接要求相对宽松设计起来更省心代价是功耗通常会比电流型大一些。做硬件设计时你需要做的事非常简单翻开PHY的数据手册找到典型应用电路严格照抄端接方案。千万别拿一颗电压型PHY的端接设计套到电流型PHY上。我曾经见过一个项目把电流型PHY的差分线上只用了几十欧的电阻做端接结果TX信号幅度只有标准值的一半百兆下勉强能link千兆下彻底起不来。为什么有时候换了一颗兼容PHY电路没动也能跑而换另一颗就废了大概率就是发送拓扑变了端接方案没有同步调整。所以做兼容设计时不只要看引脚定义还要把端接方式核对一遍。3.2 PHY外围硬件电路的关键细节在外围电路上时钟、复位、电源和网络变压器处理的优先级最高任何一个出错都可能导致PHY工作异常且问题极难排查。时钟方面PHY一般支持无源晶振和有源时钟两种方式。无源晶振一般接在XI、XO之间需要加两个负载电容容值按晶振规格书来常见是18pF到22pF。有源时钟则直接接到XI引脚XO悬空或按手册处理。时钟频率通常是25MHz也有部分芯片用50MHz。时钟质量直接影响PHY的链路稳定性和抖动所以我建议时钟走线短而直远离高频开关电源和高速信号线。复位方面PHY的复位时间一般在10ms以上很多芯片需要稳定时钟后一段时间才能释放复位。实际设计时用GPIO控制复位会比RC上电复位可靠得多方便软件在驱动的probe流程里控制时序。切忌在PHY还没完成上电初始化时就去访问MDIO大概率读到一堆0xFF或者0x00。网络变压器Ethernet Transformer这方面中心抽头的接法最常出问题。百兆网络变压器中心抽头一般接电源如3.3V或2.5V千兆又分不同接法。Bob Smith端接是提高EMC性能的标准做法但阻容值选错会白白增加损耗一定要按参考设计来。电源方面PHY通常有多路电源数字核心、模拟、I/O、SerDes等。模拟电源的纹波要求一般比较高必要时用LC滤波或磁珠隔离。见过不少板子因为模拟电源没有处理好PHY工作一段时间后性能急剧下降换成优质电源模块就恢复正常。至于LED灯看似无关紧要其实是一项非常有用的调试辅助手段。Link灯、Activity灯、速度灯都要接到PHY对应的灯驱引脚上。很多问题在现场判断时可以少了逻辑分析仪先看灯的状态就能定位。3.3 国产百兆PHY芯片选型与实测建议最近几年国产百兆PHY选择面已经比较宽了裕太微、瑞发科、景略半导体等厂商都有成熟方案。我以常见的一款做说明具体型号可查最新数据手册这类芯片通常支持RMII和RGMII接口基本覆盖主控的百兆接入需求且封装兼容性较好可以直接替换进口芯片。但选型和替换有两个教训值得记录。第一寄存器兼容性一定要验证。不同厂商对PHY寄存器虽然都遵循IEEE标准的基本页但扩展寄存器、中断状态、节能模式这些地址往往各不相同。如果你的主控驱动里写死了某颗进口PHY的寄存器地址来做节能唤醒、EEE配置换了国产芯片后代码可能走错门。最好专门给国产芯片单独写一段驱动变更或者在内核phy driver结构里增加兼容项。第二国产PHY的百兆性能实测通常没问题尤其在短距离、常规网线下表现稳定。但在长距离线缆、高温环境下的信号质量个别芯片会有明显下降。建议做整机测试时增加“超五类线50米高温老化”这种极限用例别只在实验桌上测。我个人做过一轮国产化替换总体感觉是百兆应用完全能扛住成本优势明显但原厂的支持响应和技术资料水平参差不齐。选型时优先挑数据手册完整、有参考驱动、甚至有eval板和网口调试文档的供应商这类团队通常靠谱得多。4. 软件侧的协作设备树、驱动与常用调试命令4.1 Linux怎么看待MAC和PHYLinux网络驱动对MAC和PHY的管理分成了清晰的层次MAC驱动在主控侧负责描述DMA、fifo、中断等PHY驱动通过MDIO总线注册成独立的设备负责管理PHY寄存器、协商状态、link状态上报。开发时你可能不需要深入MAC驱动内部但必须熟练使用MDIO总线工具来读取PHY寄存器。MDIOManagement Data Input/Output是IEEE定义的串行管理接口引脚只有两根MDC和MDIO。所有PHY寄存器的读和写都要通过它完成。在Linux中MDIO总线上的PHY设备一般由设备树描述PHY地址取决于硬件引脚配置常见范围是0到31中的某个值。如果驱动提示找不到PHY第一件事就是确认MDIO总线上能不能读到PHY ID寄存器寄存器2和3分别是PHY ID高16位和低16位。4.2 设备树配置示例一个典型的MAC和PHY设备树节点长这样mdio { eth_phy: ethernet-phy1 { compatible ethernet-phy-ieee802.3-c22; reg 1; reset-gpios gpio1 10 GPIO_ACTIVE_LOW; reset-delay-us 20000; /* 有些PHY还需要配置中断、速率限制等 */ max-speed 100; }; }; mac { status okay; local-mac-address [00 11 22 33 44 55]; phy-mode rgmii-id; phy-handle eth_phy; };compatible字段一般用通用PHY兼容串前提是PHY厂商驱动已注册或内核用通用驱动能覆盖。大多数PHY只需靠通用驱动就能正常工作但有些IHV功能比如EEE、节能、LED控制需要厂商自定义驱动包。reg字段填的是PHY的MDIO地址必须和硬件实际配置的PHYAD引脚电平一致否则probe失败。如果你改了拨码开关或电阻来改PHY地址这里要同步更新。reset-gpios和reset-delay-us用来控制PHY复位时序。stmmac等MAC框架在初始化时都会先拉复位再等待延时再访问MDIO总线这个顺序不要搞反。local-mac-address是本地MAC地址。如果这个属性不写可能读到芯片eFuse里的随机地址也可能是全零地址。全零MAC在局域网里极易与其他设备冲突而且某些交换机还会直接丢弃。生产环境必须通过系统烧录、U-Boot环境变量或设备树注入唯一MAC。phy-mode这个参数我已经在RGMII里强调了这里再提醒一次它必须和PCB走线设计、PHY内部delay配置保持一致。软件写错后面排查成本很高。4.3 实战调试命令与技巧先把一套最顺手的调试命令列出来# 查看link状态和协商速度/双工 ethtool eth0 # 强制100M全双工不推荐生产用但调试时必要 ethtool -s eth0 speed 100 duplex full autoneg off # 查看收发统计重点关注CRC错误、丢帧计数 ethtool -S eth0 # 直接读PHY寄存器0BMCR基本控制寄存器 mdio read eth0 0 # 直接写PHY寄存器 mdio write eth0 0 0x1000用ethtool -S看统计时如果你能看到大量rx_crc_errors、rx_frame_errors基本可以判定物理层信号或者时钟有问题而不是IP层异常。这些丢帧计数是定位物理层问题的金钥匙。如果系统里没有mdio工具也可以写一个简单的用户态程序用socket ioctl调用SIOCGMIIPHY指令去读寄存器效果一样。但开发板上最省事的还是安装mdio-tools工具包。调试PHY寄存器时建议随身带一张IEEE 802.3规定的22号管理寄存器表熟悉寄存器0到6的含义。调试中最常用的几个寄存器0是控制寄存器位13到位8控制速率和双工寄存器1是状态寄存器包含link状态、协商完成位寄存器4是AN_ADVERTISEMENT寄存器5是AN_LP_BASE可以用来查看对端能力。5. 经典故障排查实录问题、定位与解决5.1 link灯亮但PING不通或者通了疯狂丢包这个现象在RGMII接口上简直是家常便饭。链路协商正常说明PHY和网线没问题但数据死活不通极大概率是MAC和PHY接口层的时序不匹配。遇到时我的排查顺序是先用ethtool -S eth0查看统计。如果接收方向的CRC错误、FCS错误特别多优先怀疑RX时钟延时不对。然后查phy-mode设备树配的参数是否符合硬件方案。如果配的是rgmii但实际PHY内置了延时或者反过来都是典型错误。改dts后重启系统多数情况能解决。如果改延时配置仍然丢包用示波器量RGMII接口时钟和数据是否符合时序。数据线要有接近2ns的相对延时。如果芯片支持也可以直接改PHY寄存器里的TX/RX delay控制位。还有一种隐蔽场景MAC的时钟线布线太长导致TX_CLK到PHY的采样沿偏差过大。这种就只能改PCB了软件救不回来。5.2 MAC地址相关的坑我看到网上搜索热词里有“mac地址怎么查”“000c 29开头的mac 地址 都是虚拟机吗”这里顺带讲清楚MAC地址是48位前24位是OUI组织唯一标识后24位由厂商自行分配。查本机MAC地址最常用的命令是Linux下的ip link show、Windows下的ipconfig /all开发板上则是ifconfig eth0。00:0c:29开头的OUI确实经常出现在虚拟机网卡上尤其是某些虚拟化平台的默认MAC段但这不是绝对标准有的厂商也会借用这个OUI不能完全靠OUI判断是否虚拟机。实际开发中遇到最多的是MAC地址全0或重复。我的建议是生产设备尽量在U-Boot阶段就把MAC烧进eFuse或存储分区内核启动后从设备树或驱动中读取用local-mac-address临时指定测试也行但不要全0不要和局域网内其他设备的MAC撞车。5.3 协商正常但速率慢、吞吐量上不去这类问题多数出在双工模式不匹配。协商到半双工的时候一对线上既发又收冲突检测机制会让吞吐量锐减。最直接的解决办法是强制对端也改成全双工或者重启自协商让两端收敛。还有一种情况是百兆协商正常但只有100M明明网线支持千兆。这通常是PHY能力配置或网线质量问题尤其是只用了4根芯的网线无法达到千兆。用ethtool看PHY的advertising里有没有1000baseT如果没开检查PHY寄存器或者驱动能力。最后注意过长的网线或者线缆中途经过质量很差的接头也会让PHY为了维持链路牺牲速率。这种问题跑一下e2e测试可以复现但排查成本高建议直接换一根标准的超五类线来对比。5.4 问题排查速查表下面这一张表是我做过很多项目之后浓缩出来的碰到网口类故障照着顺序走能省下不少时间现象可能原因快速排查方法PHY完全没有link网线/对端故障PHY供电、复位异常换线量PHY电源和复位读PHY寄存器1的link位link能起来但疯狂CRC错误RGMII延时配置不对时钟源抖动大检查phy-mode是否带内置延时用示波器量时钟看dmesg百兆/千兆协商不到网线只有4芯PHY能力寄存器被改坏对端能力不匹配检查advertising换线恢复默认配置MDIO读不到PHY IDPHY地址不对复位未释放MDIO上拉缺失PHY供电异常量GPIO电平确认PHYAD确认rst时序量MDC/MDIO波形丢包严重但不报CRC布线层串扰电源纹波大变压器端接误换板对比示波器大量采样观察眼图低速率正常高速率link闪断高速链路信号质量差端接不匹配重点检查差分线阻抗和端接电阻5.5 为什么PHY模式配置错误时最难查我一开始也犯过这种错误FPGA里配置SGMII IP核用错了模式和外部PHY芯片怎么连都是link不上。换过PHY、换过配置文件折腾了一整天最后查资料才发现是IP核输出的9号信号和PHY侧协商机制根本不匹配。这种问题难查的原因在于你用示波器能看到物理层是有波形在动的一切信号在线上似乎正常但底层那种特定的PCS协商状态机互相不对付波形再正常也不出结果。所以遇到SGMII/SerDes类接口问题我强烈建议先画一张框图标注清楚每一侧的角色、速率、预期工作模式再对照IP user guide去核对配置。感觉到“明明有信号但就是不通”的时候先往配置细节上怀疑不要急着动硬件。我在调试时还有一个习惯就是在设计阶段就将PHY的寄存器初始化脚本整理好包括自动协商能力、LED控制、中断使能等硬件改动后跑一遍回归脚本这能最大程度减少人为配置错误。搞网络底层这一行耐心比对细节比任何高级技巧都重要。
