深圳市韬略科技有限公司专注一站式EMC电磁兼容解决方案提供EMC整改服务、实验检测、企业培训、器件销售业务。致力于为各行业客户解决电磁兼容测试、整改难题。官网www.topleve.com一、前言在EMC电磁兼容性设计中时钟电路往往是辐射发射Radiated Emission, RE的罪魁祸首。对于大多数外置晶振的方案我们可以通过调整匹配电阻、增加滤波电容或磁珠来进行抑制。然而当产品设计中遇到“芯片内置时钟”方案时我们往往会面临一个尴尬的困境无法通过外部电路滤波。因为时钟信号完全在芯片内部产生并走线硬件工程师失去了对时钟路径的直接控制权。此时如果出现RE超标唯一的“救命稻草”往往只剩下PCB Layout的接地策略与外部屏蔽铜箔/屏蔽罩。必须让干扰能量有低阻抗的泄放路径或者将其完全困在“笼子”里。二、案例背景无法滤波的内置时钟产品类型 某款低功耗芯片测试标准 辐射发射RECISPR 32 Class B测试现象 在30MHz-1GHz频段扫描中发现有基频为8M的时钟倍频到一百多兆有超标其他杂散的为电机噪声。排查难点内置时钟 该芯片采用内部RC振荡器无法在时钟引脚串联电阻或并联电容进行滤波。无法修改原理图 既然时钟在内部原理图上没有任何外部元件可以调整。辐射源锁定 通过近场探头扫描确认辐射源主要集中在芯片本体以及电源引脚附近。此时传统的“加磁珠、改电容”手段完全失效必须从物理屏蔽和接地设计入手。三、解决方案铜箔屏蔽与接地优化既然无法在电路上“堵”滤波那就必须在空间上“疏”和“围”屏蔽与接地。铜箔屏蔽与接地针对辐射最强的芯片本体我们采用了铜箔包裹法。操作 使用导电铜箔或导电布将芯片本体及周边区域紧密包裹。关键点 铜箔必须覆盖芯片的有源区且要进行接地处理。接地处理 铜箔必须通过最短路径连接到PCB的完整地平面。我们在板上箭头处挖地分别连接到芯片四周的GND上确保360度低阻抗接地。电源回路的“瘦身”虽然时钟无法滤波但电源路径是可控的。环路面积最小化 检查芯片去耦电容的布局。将电容尽可能靠近芯片的电源引脚摆放并确保其下方没有割裂的地平面。过孔优化 在电源和地之间增加GND过孔数量缩短回流路径降低电源平面的阻抗从而减少通过电源线耦合出去的辐射。四、优化前后对比通过在样机上贴附铜箔并优化接地后测试数据出现了以下变化。优化前优化后五、总结对于内置时钟芯片引发的EMC问题我们无法通过常规的滤波手段进行“治标”必须回归EMC设计的本源——屏蔽Shielding与接地Grounding。核心经验物理屏蔽是最后防线 当无法修改电路参数时铜箔和屏蔽罩是解决芯片级辐射最直接的手段。接地决定成败 屏蔽层如果没有良好的接地不仅无效甚至可能变成“发射天线”放大干扰。必须保证屏蔽层与地平面之间低阻抗、多点连接。Layout是基础 即使是内置时钟良好的电源去耦和地平面设计也能从源头减少噪声的耦合