1. 为什么YT8521S值得单独拿出来聊搞过嵌入式网络硬件的朋友应该都有体会一颗PHY芯片选得好不好直接决定了你后面调试是三天收工还是三周骂娘。YT8521S这颗千兆以太网PHY这两年在中低端交换机、工业网关、边缘计算盒子里出现频率越来越高原因很直接——它把RGMII和SGMII两种主流MAC侧接口都做进去了单口千兆支持铜缆和光纤两种介质封装小外围器件少价格还压得住。对于做国产化替代方案的团队来说这颗芯片基本是绕不开的选项。但“能用”和“用好”之间隔着一条河。我见过太多项目原理图照着参考设计抄了PCB也画了板子回来插上网线灯不亮或者灯亮了丢包或者千兆协商不上只能跑百兆。问题往往不出在芯片本身而是出在对RGMII时序的理解、对SGMII模式配置的疏忽、以及MDIO管理接口那几个上拉电阻的取舍上。这篇文章我就把YT8521S从设计到调试的完整链路拆开讲一遍包括接口选型逻辑、原理图关键细节、PCB布局要点、寄存器配置思路、以及我实际踩过的坑和排查手法。不管你是刚接触PHY的新手还是做过几轮项目想查漏补缺的老手应该都能从里面找到对自己有用的东西。2. YT8521S核心特性与接口选型逻辑2.1 这颗芯片到底能做什么YT8521S是一颗单端口千兆以太网PHY收发器符合IEEE 802.3ab1000BASE-T、802.3u100BASE-TX和802.310BASE-T标准。MAC侧接口支持RGMII和SGMII两种模式这个“双接口”特性是它最大的卖点。介质侧支持UTP铜缆通过内置的SerDes和模拟前端驱动双绞线也支持通过SGMII连接光模块做1000BASE-X光纤传输。供电方面它通常需要3.3V、1.8V或1.05V视具体版本和配置以及内部LDO产生的1.0V核心电压。具体电压轨要看数据手册的Power Sequencing章节不同批次和封装可能有细微差异这一点后面讲电源设计时会展开。封装一般是QFN48引脚密度不算高但GND焊盘和散热焊盘的处理不能马虎。工作温度有商业级和工业级两个档位工业级支持-40到85摄氏度做工业网关的朋友记得选工业级料号。2.2 RGMII还是SGMII怎么选这是设计初期第一个要拍板的事。两个接口各有适用场景选错了后面要么浪费资源要么性能不够。RGMIIReduced Gigabit Media Independent Interface是并行接口数据宽度4位在125MHz时钟下用双边沿采样DDR实现千兆速率。它的优势是协议简单、延迟低、不需要SerDesMAC侧直接对接就行。缺点是引脚多——TXC、RXC、TXD[3:0]、RXD[3:0]、TX_CTL、RX_CTL加上时钟一共12根线PCB走线要等长时序约束严格。适合MAC和PHY在同一块板子上、距离近的场景比如单板交换机、嵌入式主控直连PHY。SGMIISerial Gigabit Media Independent Interface是串行接口用一对差分线收发速率1.25Gbps含8b/10b编码开销实际有效带宽1Gbps。它的优势是引脚少、走线简单、可以跨板传输适合MAC和PHY距离较远或者需要通过连接器互联的场景。缺点是协议复杂需要SerDes支持延迟比RGMII略高而且配置上有个容易搞混的点——SGMII IP核和PHY芯片配合时PHY侧通常要配置成MAC模式而不是PHY模式这个后面会详细说。我的经验是如果MAC和PHY在同一块PCB上距离不超过10厘米优先用RGMII省事、延迟低、调试直观。如果需要跨板、走背板、或者MAC侧只有SerDes接口可用那就上SGMII。还有一种情况是MAC侧同时支持两种接口但引脚资源紧张那SGMII的引脚优势就体现出来了。2.3 介质侧铜缆还是光纤YT8521S的介质侧可以接铜缆也可以接光纤但这两者不是同时支持的需要通过寄存器配置或者硬件引脚来切换。铜缆模式下芯片内部的自适应均衡器会自动处理不同线缆长度和质量的信号光纤模式下需要外接光模块芯片工作在1000BASE-X模式。这里有个实际项目中的常见误区有人以为插上光模块就能自动识别并切换实际上YT8521S的介质切换通常需要软件干预——通过MDIO写寄存器来切换工作模式。硬件上可能有一个配置引脚来设定默认模式但运行时切换还是要靠寄存器。这一点在系统设计时就要考虑好是固定用一种介质还是需要动态切换。3. 硬件设计关键细节与避坑指南3.1 原理图设计那些参考设计不会告诉你的事参考设计能让你把板子画出来但画好和画对是两回事。YT8521S的原理图有几个地方特别容易出问题。MDIO/MDC接口的上拉。MDIO是双向开漏总线必须加上拉电阻典型值1.5k到2.2k接到1.8V或3.3V取决于MAC侧IO电平。我见过有人忘了加上拉结果MDIO通信时好时坏扫描不到PHY地址。MDC是时钟线一般不需要上拉但走线要尽量短避免过冲。PHY地址配置。YT8521S通过几个配置引脚通常是LED引脚复用或者专用地址引脚来设定MDIO地址。如果你的板子上有多颗PHY挂在同一组MDIO总线上地址绝对不能冲突。我建议在原理图阶段就把每颗PHY的地址标注清楚PCB上把配置引脚的上拉/下拉电阻放在显眼位置方便调试时改。复位电路。PHY的复位引脚不能悬空必须有明确的上拉或下拉。YT8521S的复位是低有效典型做法是接一个10k上拉到VDDIO同时用一个100nF电容到地做延时或者直接由MAC的GPIO控制。如果由GPIO控制注意复位脉冲宽度要满足数据手册要求太短了芯片可能没复位干净。时钟输入。YT8521S需要外部提供25MHz参考时钟晶振或时钟芯片输出。这个时钟的质量直接影响千兆链路的稳定性。晶振的负载电容要按厂家规格配不要随便拿两个22pF就往上焊。如果MAC侧能提供25MHz时钟输出也可以直接给PHY用省一颗晶振但要注意时钟走线的完整性。电源去耦。每路电源引脚旁边都要放去耦电容典型是100nF加10uF组合。1.0V核心电压的去耦尤其重要因为核心电流较大去耦不好会导致内部逻辑不稳定。我习惯在核心电压引脚旁边再并一个1uF的X7R电容效果比单纯用100nF好。3.2 PCB布局布线RGMII时序约束的实战处理RGMII的时序约束是硬件设计里最容易被低估的部分。很多人觉得“线连上就行”结果千兆跑不起来或者丢包严重。RGMII在千兆模式下TXC和RXC都是125MHz数据在时钟的上下沿都有效。这意味着数据窗口只有4ns对于125MHz时钟半周期扣除建立时间和保持时间留给PCB走线偏差的余量非常小。一般要求数据线和时钟线的长度偏差控制在±50mil以内严格一点要做到±25mil。具体操作上我会这样做先确定MAC侧和PHY侧的位置规划好走线通道尽量让12根线TXC、RXC、TXD[3:0]、RXD[3:0]、TX_CTL、RX_CTL走同一层参考平面完整。用等长绕线把数据线和对应的时钟线匹配到±25mil以内。注意是TXD组和TXC匹配RXD组和RXC匹配不要交叉匹配。如果MAC侧支持内部延时Internal Delay优先用MAC侧的延时来调整采样窗口而不是靠PCB绕线。YT8521S的RGMII也支持内部延时配置可以通过寄存器或者配置引脚来设定。具体是MAC加延时还是PHY加延时要看两边芯片的支持情况一般建议只在一侧加不要两边都加。走线尽量短总长度控制在10厘米以内。如果必须走长线考虑用SGMII替代。还有一个细节RGMII的TX_CTL和RX_CTL信号在千兆模式下承载的是TXEN和RXEN的异或结果不是简单的使能信号。如果这两根线处理不好会出现CRC错误或者链路不稳定。3.3 SGMII差分对的处理要点SGMII的差分对通常标注为SIN_P/SIN_N和SOUT_P/SOUT_N是高速串行信号速率1.25Gbps。虽然比PCIe、USB3.0这些动辄几Gbps的接口慢但也不能随便走。差分阻抗要控制在100欧姆差分单端50欧姆。走线尽量等长偏差控制在5mil以内。差分对之间要保持足够的间距至少3倍线宽减少串扰。如果走内层参考平面要完整不要跨分割。AC耦合电容的问题SGMII通常需要在TX和RX差分对上各放一对AC耦合电容典型值100nF。但具体要不要放、放在哪一侧要看MAC和PHY的规格。有些MAC侧已经内置了耦合电容PHY侧就不需要再放。我遇到过因为两边都放了耦合电容导致信号幅度不够的情况所以设计前一定要确认清楚。4. 寄存器配置与模式切换实操4.1 MDIO读写基础YT8521S的寄存器通过MDIO接口访问标准MDIO帧格式是32位前导码2位操作码5位PHY地址5位寄存器地址2位 turnaround16位数据。MDIO时钟MDC最高频率一般是2.5MHz到25MHz具体看MAC侧支持。Linux下可以用mdio-tools或者ethtool来读写PHY寄存器。比如# 读取PHY地址为1的寄存器0 mdio-read /dev/mdio0 1 0 # 写入PHY地址为1的寄存器0值为0x1140 mdio-write /dev/mdio0 1 0 0x1140如果是裸机环境需要自己写MDIO驱动核心就是按照时序翻转MDC和MDIO引脚。注意MDIO是开漏的读操作时MAC要释放总线让PHY驱动。4.2 SGMII模式配置的关键点这是热词里反复出现的问题SGMII IP核与PHY芯片一起使用时PHY应该配置成什么模式答案通常是PHY侧配置成MAC模式。为什么因为SGMII协议里PHY和MAC之间的角色定义是这样的——SGMII的“PHY模式”是指设备作为PHY接收来自MAC的SGMII信号并转换为介质侧信号而“MAC模式”是指设备作为MAC接收来自PHY的SGMII信号。当你的MAC侧是一个SGMII IP核比如FPGA里的SGMII IP它期望对端是一个PHY所以YT8521S应该配置成PHY模式才对……但实际项目中经常反过来。这里容易混淆的根源在于有些SGMII IP核把自己当作PHY期望对端是MAC。所以配置前一定要看清楚IP核的文档确认它期望的对端角色。YT8521S的SGMII模式配置通常涉及寄存器0x00的bit 6Speed Selection和寄存器0x14的SGMII相关位。具体配置序列我一般是这样做的先软复位PHY写寄存器0x00的bit 15。等待复位完成读寄存器0x00bit 15自动清零。配置SGMII模式写寄存器0x14设置SGMII使能和速率。配置介质侧如果是光纤写寄存器0x00的bit 6选择1000BASE-X如果是铜缆保持1000BASE-T。使能自协商如果需要。等待链路建立读寄存器0x01的bit 2Link Status。实际寄存器地址和位定义要以YT8521S的数据手册为准不同版本可能有差异。我建议在代码里把配置序列写成数组方便调试时逐条修改。4.3 RGMII内部延时配置RGMII的时序问题很多时候可以通过配置PHY的内部延时来解决。YT8521S支持在TX和RX路径上分别添加内部延时典型值是1.5ns到2ns。配置方法是通过扩展寄存器需要先写寄存器0x1E切换到扩展页再写目标寄存器。我的经验是如果MAC侧支持RGMII内部延时优先用MAC侧的。如果MAC侧不支持再用PHY侧的。两边都开延时会导致采样窗口偏移过大反而容易出错。调试时可以用示波器测量TXC和TXD的相位关系确认延时是否合适。5. 调试实战从灯不亮到千兆稳定5.1 上电后第一步做什么板子回来先别急着插网线。第一步是检查电源。用万用表量每一路电源的电压是否在规格范围内纹波是否超标。特别是1.0V核心电压纹波一般要求小于50mV。如果纹波太大先查去耦电容和电源芯片的反馈回路。第二步是检查复位。用示波器看复位引脚的波形确认上电后有一个干净的低脉冲然后稳定在高电平。如果复位引脚一直低检查上拉电阻和MAC的GPIO配置。第三步是MDIO通信。用MDIO工具扫描PHY地址看能否读到寄存器0x00和0x01。如果读不到检查MDIO上拉、MDC时钟、PHY地址配置。这一步过了说明数字接口基本正常。5.2 链路建立但丢包怎么办灯亮了链路建立了但ping丢包或者吞吐量上不去。这种情况我遇到过几次原因各不相同。RGMII时序问题。这是最常见的。表现是千兆模式下丢包严重降到百兆就正常。因为百兆模式下RGMII时钟是25MHz时序余量大得多。解决方法就是前面说的调整内部延时或者重新等长绕线。电源噪声。千兆模式下PHY的功耗比百兆高不少如果电源去耦不足核心电压会有噪声导致内部逻辑出错。用示波器看核心电压的交流耦合波形如果有明显的周期性噪声加强去耦。晶振质量问题。25MHz晶振的相位噪声如果太大会影响SerDes的锁相环导致千兆链路不稳定。换一颗低相位噪声的晶振试试。网线或变压器问题。有些便宜的网线或者变压器在千兆频段插入损耗太大导致链路质量差。换一根好网线或者换变压器验证。5.3 常见问题速查表现象可能原因排查方法灯不亮电源异常、复位未释放、MDIO通信失败量电源、看复位波形、扫描MDIO链路建立但丢包RGMII时序偏差、电源噪声、晶振质量差调内部延时、查电源纹波、换晶振只能跑百兆RGMII时序余量不足、变压器带宽不够检查等长、换变压器SGMII链路不通模式配置错误、AC耦合电容重复确认PHY模式、检查耦合电容MDIO读写失败上拉电阻缺失、地址冲突、MDC频率过高加上拉、改地址、降MDC频率6. 几个容易忽略的细节和我的实操心得6.1 LED引脚复用与地址配置的冲突YT8521S的LED引脚通常和PHY地址配置引脚复用。这意味着你在原理图上设定LED连接方式的时候实际上也在设定PHY地址。如果没注意到这一点可能会出现地址和预期不符的情况。我的做法是在原理图阶段就把LED和地址的对应关系列成表格PCB上把配置电阻放在容易改的位置。调试时如果MDIO扫描不到预期地址先查这个。6.2 自协商的坑自协商是PHY的基本功能但YT8521S的自协商有几个细节要注意。一是自协商过程中如果对端不支持自协商需要强制设置速率和双工模式。二是自协商完成后如果链路中断再恢复自协商会重新进行这期间会有短暂的链路中断。对于不能容忍中断的应用可以考虑关闭自协商强制设置速率和双工。6.3 散热问题YT8521S在千兆满负荷工作时功耗大概在1W左右QFN48封装的热阻不算低。如果环境温度高或者板子密集建议在芯片底部焊盘下面多打过孔到地平面散热。我见过因为散热不好导致芯片温度过高、链路不稳定的案例。工业级应用尤其要注意。6.4 兼容性测试最后说一个容易被忽略的环节兼容性测试。YT8521S和不同品牌的交换机、不同型号的网线、不同长度的线缆配合时表现可能有差异。我建议在项目后期做一轮兼容性测试至少覆盖三种以上交换机品牌和不同长度的网线。如果发现某些组合下丢包优先调RGMII延时和自协商配置。我在实际项目里踩过最深的坑是RGMII的TX_CTL和RX_CTL走线没有和时钟线一起等长导致千兆下随机丢包查了两天才定位到。后来养成习惯RGMII的12根线全部一起绕等长再也不出这个问题。另外SGMII的AC耦合电容如果MAC侧已经有PHY侧就不要再放否则信号幅度会掉链路不稳定。这些都是数据手册上不会写、但实际调试中一定会遇到的事。
YT8521S千兆PHY设计调试全攻略：RGMII与SGMII实战避坑
1. 为什么YT8521S值得单独拿出来聊搞过嵌入式网络硬件的朋友应该都有体会一颗PHY芯片选得好不好直接决定了你后面调试是三天收工还是三周骂娘。YT8521S这颗千兆以太网PHY这两年在中低端交换机、工业网关、边缘计算盒子里出现频率越来越高原因很直接——它把RGMII和SGMII两种主流MAC侧接口都做进去了单口千兆支持铜缆和光纤两种介质封装小外围器件少价格还压得住。对于做国产化替代方案的团队来说这颗芯片基本是绕不开的选项。但“能用”和“用好”之间隔着一条河。我见过太多项目原理图照着参考设计抄了PCB也画了板子回来插上网线灯不亮或者灯亮了丢包或者千兆协商不上只能跑百兆。问题往往不出在芯片本身而是出在对RGMII时序的理解、对SGMII模式配置的疏忽、以及MDIO管理接口那几个上拉电阻的取舍上。这篇文章我就把YT8521S从设计到调试的完整链路拆开讲一遍包括接口选型逻辑、原理图关键细节、PCB布局要点、寄存器配置思路、以及我实际踩过的坑和排查手法。不管你是刚接触PHY的新手还是做过几轮项目想查漏补缺的老手应该都能从里面找到对自己有用的东西。2. YT8521S核心特性与接口选型逻辑2.1 这颗芯片到底能做什么YT8521S是一颗单端口千兆以太网PHY收发器符合IEEE 802.3ab1000BASE-T、802.3u100BASE-TX和802.310BASE-T标准。MAC侧接口支持RGMII和SGMII两种模式这个“双接口”特性是它最大的卖点。介质侧支持UTP铜缆通过内置的SerDes和模拟前端驱动双绞线也支持通过SGMII连接光模块做1000BASE-X光纤传输。供电方面它通常需要3.3V、1.8V或1.05V视具体版本和配置以及内部LDO产生的1.0V核心电压。具体电压轨要看数据手册的Power Sequencing章节不同批次和封装可能有细微差异这一点后面讲电源设计时会展开。封装一般是QFN48引脚密度不算高但GND焊盘和散热焊盘的处理不能马虎。工作温度有商业级和工业级两个档位工业级支持-40到85摄氏度做工业网关的朋友记得选工业级料号。2.2 RGMII还是SGMII怎么选这是设计初期第一个要拍板的事。两个接口各有适用场景选错了后面要么浪费资源要么性能不够。RGMIIReduced Gigabit Media Independent Interface是并行接口数据宽度4位在125MHz时钟下用双边沿采样DDR实现千兆速率。它的优势是协议简单、延迟低、不需要SerDesMAC侧直接对接就行。缺点是引脚多——TXC、RXC、TXD[3:0]、RXD[3:0]、TX_CTL、RX_CTL加上时钟一共12根线PCB走线要等长时序约束严格。适合MAC和PHY在同一块板子上、距离近的场景比如单板交换机、嵌入式主控直连PHY。SGMIISerial Gigabit Media Independent Interface是串行接口用一对差分线收发速率1.25Gbps含8b/10b编码开销实际有效带宽1Gbps。它的优势是引脚少、走线简单、可以跨板传输适合MAC和PHY距离较远或者需要通过连接器互联的场景。缺点是协议复杂需要SerDes支持延迟比RGMII略高而且配置上有个容易搞混的点——SGMII IP核和PHY芯片配合时PHY侧通常要配置成MAC模式而不是PHY模式这个后面会详细说。我的经验是如果MAC和PHY在同一块PCB上距离不超过10厘米优先用RGMII省事、延迟低、调试直观。如果需要跨板、走背板、或者MAC侧只有SerDes接口可用那就上SGMII。还有一种情况是MAC侧同时支持两种接口但引脚资源紧张那SGMII的引脚优势就体现出来了。2.3 介质侧铜缆还是光纤YT8521S的介质侧可以接铜缆也可以接光纤但这两者不是同时支持的需要通过寄存器配置或者硬件引脚来切换。铜缆模式下芯片内部的自适应均衡器会自动处理不同线缆长度和质量的信号光纤模式下需要外接光模块芯片工作在1000BASE-X模式。这里有个实际项目中的常见误区有人以为插上光模块就能自动识别并切换实际上YT8521S的介质切换通常需要软件干预——通过MDIO写寄存器来切换工作模式。硬件上可能有一个配置引脚来设定默认模式但运行时切换还是要靠寄存器。这一点在系统设计时就要考虑好是固定用一种介质还是需要动态切换。3. 硬件设计关键细节与避坑指南3.1 原理图设计那些参考设计不会告诉你的事参考设计能让你把板子画出来但画好和画对是两回事。YT8521S的原理图有几个地方特别容易出问题。MDIO/MDC接口的上拉。MDIO是双向开漏总线必须加上拉电阻典型值1.5k到2.2k接到1.8V或3.3V取决于MAC侧IO电平。我见过有人忘了加上拉结果MDIO通信时好时坏扫描不到PHY地址。MDC是时钟线一般不需要上拉但走线要尽量短避免过冲。PHY地址配置。YT8521S通过几个配置引脚通常是LED引脚复用或者专用地址引脚来设定MDIO地址。如果你的板子上有多颗PHY挂在同一组MDIO总线上地址绝对不能冲突。我建议在原理图阶段就把每颗PHY的地址标注清楚PCB上把配置引脚的上拉/下拉电阻放在显眼位置方便调试时改。复位电路。PHY的复位引脚不能悬空必须有明确的上拉或下拉。YT8521S的复位是低有效典型做法是接一个10k上拉到VDDIO同时用一个100nF电容到地做延时或者直接由MAC的GPIO控制。如果由GPIO控制注意复位脉冲宽度要满足数据手册要求太短了芯片可能没复位干净。时钟输入。YT8521S需要外部提供25MHz参考时钟晶振或时钟芯片输出。这个时钟的质量直接影响千兆链路的稳定性。晶振的负载电容要按厂家规格配不要随便拿两个22pF就往上焊。如果MAC侧能提供25MHz时钟输出也可以直接给PHY用省一颗晶振但要注意时钟走线的完整性。电源去耦。每路电源引脚旁边都要放去耦电容典型是100nF加10uF组合。1.0V核心电压的去耦尤其重要因为核心电流较大去耦不好会导致内部逻辑不稳定。我习惯在核心电压引脚旁边再并一个1uF的X7R电容效果比单纯用100nF好。3.2 PCB布局布线RGMII时序约束的实战处理RGMII的时序约束是硬件设计里最容易被低估的部分。很多人觉得“线连上就行”结果千兆跑不起来或者丢包严重。RGMII在千兆模式下TXC和RXC都是125MHz数据在时钟的上下沿都有效。这意味着数据窗口只有4ns对于125MHz时钟半周期扣除建立时间和保持时间留给PCB走线偏差的余量非常小。一般要求数据线和时钟线的长度偏差控制在±50mil以内严格一点要做到±25mil。具体操作上我会这样做先确定MAC侧和PHY侧的位置规划好走线通道尽量让12根线TXC、RXC、TXD[3:0]、RXD[3:0]、TX_CTL、RX_CTL走同一层参考平面完整。用等长绕线把数据线和对应的时钟线匹配到±25mil以内。注意是TXD组和TXC匹配RXD组和RXC匹配不要交叉匹配。如果MAC侧支持内部延时Internal Delay优先用MAC侧的延时来调整采样窗口而不是靠PCB绕线。YT8521S的RGMII也支持内部延时配置可以通过寄存器或者配置引脚来设定。具体是MAC加延时还是PHY加延时要看两边芯片的支持情况一般建议只在一侧加不要两边都加。走线尽量短总长度控制在10厘米以内。如果必须走长线考虑用SGMII替代。还有一个细节RGMII的TX_CTL和RX_CTL信号在千兆模式下承载的是TXEN和RXEN的异或结果不是简单的使能信号。如果这两根线处理不好会出现CRC错误或者链路不稳定。3.3 SGMII差分对的处理要点SGMII的差分对通常标注为SIN_P/SIN_N和SOUT_P/SOUT_N是高速串行信号速率1.25Gbps。虽然比PCIe、USB3.0这些动辄几Gbps的接口慢但也不能随便走。差分阻抗要控制在100欧姆差分单端50欧姆。走线尽量等长偏差控制在5mil以内。差分对之间要保持足够的间距至少3倍线宽减少串扰。如果走内层参考平面要完整不要跨分割。AC耦合电容的问题SGMII通常需要在TX和RX差分对上各放一对AC耦合电容典型值100nF。但具体要不要放、放在哪一侧要看MAC和PHY的规格。有些MAC侧已经内置了耦合电容PHY侧就不需要再放。我遇到过因为两边都放了耦合电容导致信号幅度不够的情况所以设计前一定要确认清楚。4. 寄存器配置与模式切换实操4.1 MDIO读写基础YT8521S的寄存器通过MDIO接口访问标准MDIO帧格式是32位前导码2位操作码5位PHY地址5位寄存器地址2位 turnaround16位数据。MDIO时钟MDC最高频率一般是2.5MHz到25MHz具体看MAC侧支持。Linux下可以用mdio-tools或者ethtool来读写PHY寄存器。比如# 读取PHY地址为1的寄存器0 mdio-read /dev/mdio0 1 0 # 写入PHY地址为1的寄存器0值为0x1140 mdio-write /dev/mdio0 1 0 0x1140如果是裸机环境需要自己写MDIO驱动核心就是按照时序翻转MDC和MDIO引脚。注意MDIO是开漏的读操作时MAC要释放总线让PHY驱动。4.2 SGMII模式配置的关键点这是热词里反复出现的问题SGMII IP核与PHY芯片一起使用时PHY应该配置成什么模式答案通常是PHY侧配置成MAC模式。为什么因为SGMII协议里PHY和MAC之间的角色定义是这样的——SGMII的“PHY模式”是指设备作为PHY接收来自MAC的SGMII信号并转换为介质侧信号而“MAC模式”是指设备作为MAC接收来自PHY的SGMII信号。当你的MAC侧是一个SGMII IP核比如FPGA里的SGMII IP它期望对端是一个PHY所以YT8521S应该配置成PHY模式才对……但实际项目中经常反过来。这里容易混淆的根源在于有些SGMII IP核把自己当作PHY期望对端是MAC。所以配置前一定要看清楚IP核的文档确认它期望的对端角色。YT8521S的SGMII模式配置通常涉及寄存器0x00的bit 6Speed Selection和寄存器0x14的SGMII相关位。具体配置序列我一般是这样做的先软复位PHY写寄存器0x00的bit 15。等待复位完成读寄存器0x00bit 15自动清零。配置SGMII模式写寄存器0x14设置SGMII使能和速率。配置介质侧如果是光纤写寄存器0x00的bit 6选择1000BASE-X如果是铜缆保持1000BASE-T。使能自协商如果需要。等待链路建立读寄存器0x01的bit 2Link Status。实际寄存器地址和位定义要以YT8521S的数据手册为准不同版本可能有差异。我建议在代码里把配置序列写成数组方便调试时逐条修改。4.3 RGMII内部延时配置RGMII的时序问题很多时候可以通过配置PHY的内部延时来解决。YT8521S支持在TX和RX路径上分别添加内部延时典型值是1.5ns到2ns。配置方法是通过扩展寄存器需要先写寄存器0x1E切换到扩展页再写目标寄存器。我的经验是如果MAC侧支持RGMII内部延时优先用MAC侧的。如果MAC侧不支持再用PHY侧的。两边都开延时会导致采样窗口偏移过大反而容易出错。调试时可以用示波器测量TXC和TXD的相位关系确认延时是否合适。5. 调试实战从灯不亮到千兆稳定5.1 上电后第一步做什么板子回来先别急着插网线。第一步是检查电源。用万用表量每一路电源的电压是否在规格范围内纹波是否超标。特别是1.0V核心电压纹波一般要求小于50mV。如果纹波太大先查去耦电容和电源芯片的反馈回路。第二步是检查复位。用示波器看复位引脚的波形确认上电后有一个干净的低脉冲然后稳定在高电平。如果复位引脚一直低检查上拉电阻和MAC的GPIO配置。第三步是MDIO通信。用MDIO工具扫描PHY地址看能否读到寄存器0x00和0x01。如果读不到检查MDIO上拉、MDC时钟、PHY地址配置。这一步过了说明数字接口基本正常。5.2 链路建立但丢包怎么办灯亮了链路建立了但ping丢包或者吞吐量上不去。这种情况我遇到过几次原因各不相同。RGMII时序问题。这是最常见的。表现是千兆模式下丢包严重降到百兆就正常。因为百兆模式下RGMII时钟是25MHz时序余量大得多。解决方法就是前面说的调整内部延时或者重新等长绕线。电源噪声。千兆模式下PHY的功耗比百兆高不少如果电源去耦不足核心电压会有噪声导致内部逻辑出错。用示波器看核心电压的交流耦合波形如果有明显的周期性噪声加强去耦。晶振质量问题。25MHz晶振的相位噪声如果太大会影响SerDes的锁相环导致千兆链路不稳定。换一颗低相位噪声的晶振试试。网线或变压器问题。有些便宜的网线或者变压器在千兆频段插入损耗太大导致链路质量差。换一根好网线或者换变压器验证。5.3 常见问题速查表现象可能原因排查方法灯不亮电源异常、复位未释放、MDIO通信失败量电源、看复位波形、扫描MDIO链路建立但丢包RGMII时序偏差、电源噪声、晶振质量差调内部延时、查电源纹波、换晶振只能跑百兆RGMII时序余量不足、变压器带宽不够检查等长、换变压器SGMII链路不通模式配置错误、AC耦合电容重复确认PHY模式、检查耦合电容MDIO读写失败上拉电阻缺失、地址冲突、MDC频率过高加上拉、改地址、降MDC频率6. 几个容易忽略的细节和我的实操心得6.1 LED引脚复用与地址配置的冲突YT8521S的LED引脚通常和PHY地址配置引脚复用。这意味着你在原理图上设定LED连接方式的时候实际上也在设定PHY地址。如果没注意到这一点可能会出现地址和预期不符的情况。我的做法是在原理图阶段就把LED和地址的对应关系列成表格PCB上把配置电阻放在容易改的位置。调试时如果MDIO扫描不到预期地址先查这个。6.2 自协商的坑自协商是PHY的基本功能但YT8521S的自协商有几个细节要注意。一是自协商过程中如果对端不支持自协商需要强制设置速率和双工模式。二是自协商完成后如果链路中断再恢复自协商会重新进行这期间会有短暂的链路中断。对于不能容忍中断的应用可以考虑关闭自协商强制设置速率和双工。6.3 散热问题YT8521S在千兆满负荷工作时功耗大概在1W左右QFN48封装的热阻不算低。如果环境温度高或者板子密集建议在芯片底部焊盘下面多打过孔到地平面散热。我见过因为散热不好导致芯片温度过高、链路不稳定的案例。工业级应用尤其要注意。6.4 兼容性测试最后说一个容易被忽略的环节兼容性测试。YT8521S和不同品牌的交换机、不同型号的网线、不同长度的线缆配合时表现可能有差异。我建议在项目后期做一轮兼容性测试至少覆盖三种以上交换机品牌和不同长度的网线。如果发现某些组合下丢包优先调RGMII延时和自协商配置。我在实际项目里踩过最深的坑是RGMII的TX_CTL和RX_CTL走线没有和时钟线一起等长导致千兆下随机丢包查了两天才定位到。后来养成习惯RGMII的12根线全部一起绕等长再也不出这个问题。另外SGMII的AC耦合电容如果MAC侧已经有PHY侧就不要再放否则信号幅度会掉链路不稳定。这些都是数据手册上不会写、但实际调试中一定会遇到的事。
