1. 差分对等长在高速PCB设计中的核心地位差分信号在高速数字电路里几乎是绕不开的话题。USB、HDMI、PCIe、SATA、DDR时钟、千兆以太网这些接口背后跑的都是差分对。差分对之所以抗干扰能力强核心在于两根线接收到的共模噪声几乎一致接收端做差之后噪声被抵消掉。但这个“抵消”有个前提——两根线的传输时延要足够接近也就是我们常说的“等长”。很多刚接触Allegro的朋友会问差分对到底要多等长才算合格这个问题没有统一答案取决于信号速率和协议规范。一般来说经验值是这样的对于5Gbps以下的信号差分对内等长控制在5mil以内通常够用10Gbps以上建议压到2mil甚至1mil以内。而差分对之间的等长要求相对宽松通常是对内要求的5到10倍比如对内5mil、对间50mil这种搭配很常见。Allegro处理等长的核心工具是Constraint Manager配合走线时的Delay Tune功能。和某些EDA工具不同Allegro把规则驱动做得非常彻底——你不在Constraint Manager里把规则设好后面走线时工具根本不会给你等长的提示和辅助。这套逻辑一开始会让新手觉得繁琐但用熟了之后会发现它比“先画再调”的方式高效得多尤其是在改版频繁的项目里规则一改所有相关网络自动重新校验省去大量人工核对的时间。这篇文章面向的是已经能用Allegro完成基本布局布线、但对差分等长操作还不够熟练的PCB设计者。我会从规则设置讲起一步步走到实际绕线操作把每个环节的意图和容易踩的坑都说清楚。你不需要有很深的信号完整性背景只要能看懂基本的PCB设计流程跟着做就能把差分等长这件事处理明白。2. 规则先行在Constraint Manager中把差分对管起来2.1 差分对的创建与命名规范在Allegro里做等长之前第一件事是确保差分对被正确识别。差分对的创建有两种常见方式一种是在原理图端通过命名规则自动识别比如用_P和_N后缀另一种是在Allegro的Constraint Manager里手动指定。我个人的习惯是尽量在原理图阶段就把命名规范定好。原因很简单——项目一大手动指定差分对的工作量成倍增加而且容易漏。命名规则通常用XXX_P/XXX_N或者XXX/XXX-团队内部统一就行。如果原理图用的是OrCAD Capture可以在导出网表时勾选差分对自动识别的选项Allegro导入网表后会自动生成对应的差分对对象。手动创建的话在Constraint Manager的Physical或者Electrical工作表里找到Differential Pair那一栏右键选择Create然后从网络列表里把对应的正负网络选进去。这里有个细节创建时Allegro会让你指定一个Differential Pair Name建议直接用去掉后缀的基名比如USB_DM和USB_DP创建后命名为USB_D这样后续查找和规则套用都方便。注意差分对创建后如果发现正负网络选反了不要直接删除重建可以在Constraint Manager里右键选择Swap来交换正负端这样已经设好的规则不会丢失。2.2 对内等长规则的具体参数设置差分对创建好之后切换到Electrical工作表下的Differential Pair部分这里能看到几个关键列Actual、Tolerance、Min、Max。等长规则主要关注的是Tolerance这一列它定义的是正负两根线之间的允许偏差。设置的时候我一般会先跟硬件工程师确认信号速率和协议要求。如果对方给不出具体数值就按前面说的经验值来5Gbps以下给5mil5Gbps到10Gbps给3mil10Gbps以上给1到2mil。设置完成后Actual列会实时显示当前走线的实际偏差值走线过程中可以随时回来查看。这里有个容易被忽略的点Tolerance的单位。Allegro默认可能用的是mil但有些版本的默认单位是inch或者mm设置前一定要确认清楚。我见过有人把5mil的规则设成了5inch结果走线时工具一直显示绿色通过实际偏差已经大得离谱。确认单位的方法很简单看Constraint Manager顶部或者右下角的状态栏那里会显示当前使用的单位制。另外Min和Max这两列在差分对内等长里通常不需要填它们更多用于对间等长或者总线等长的场景。对内等长只关心Tolerance因为正负两根线的长度本身没有绝对限制关键是两者之差要小。2.3 对间等长与总线等长的关联设置差分对之间的等长需求在DDR、PCIe多通道这类场景里很常见。比如PCIe x4的发送端有四对差分线协议要求这四对之间的长度偏差控制在一定范围内。这种需求在Allegro里通过Relative Propagation Delay规则来实现。操作路径是在Constraint Manager的Electrical工作表里找到Relative Propagation Delay然后创建一个Match Group把需要等长的差分对都加进去。创建时会让你指定一个Target也就是以哪一对为基准其他对相对它来匹配。Tolerance列填对间允许的偏差值比如50mil。这里有个实操技巧如果对间等长的网络比较多建议先按长度大致分组把长度接近的放在同一个Match Group里。因为Allegro的绕线空间是有限的如果一组里有一根线特别短、其他都特别长短的那根要绕很多才能追上很容易绕不开。分组之后每组内部的长度差异小绕线压力也小。提示Relative Propagation Delay规则设置后走线时Allegro会在屏幕上显示一个进度条直观地告诉你当前网络相对于Target是长了还是短了非常方便。3. 走线实操从手动绕线到Delay Tune的完整流程3.1 差分对走线的基本操作与注意事项规则设好之后就可以开始走线了。Allegro里走差分对的快捷键是F3但前提是你要先选中差分对。选中的方式有两种一种是在Constraint Manager里选中对应的差分对行然后回到PCB界面直接走线另一种是在PCB界面用Find面板过滤出Differential Pair然后点选。走差分对的时候Allegro默认会保持正负两根线并行。如果两根线之间的间距需要调整可以在走线过程中右键选择Options在Line Width和Line Spacing里改。这里建议把常用的差分线宽和间距做成约束直接在Constraint Manager的Physical规则里设好走线时自动套用不用每次手动改。一个很关键的细节差分对过孔的处理。当差分对需要换层时两个过孔的位置要尽量对称否则正负两根线的长度差会突然变大。Allegro在走线时如果遇到需要打过孔的情况会默认把两个过孔放在一起但具体位置还是需要手动微调。我的习惯是过孔打完后立刻用Delay Tune检查一下偏差如果超了就在过孔附近补绕。另外差分对走线过程中尽量避免频繁换层。每换一次层就多一对过孔不仅增加长度偏差还引入阻抗不连续。如果实在要换层尽量让正负两根线在同一位置换保持对称。3.2 Delay Tune的三种模式与选择逻辑Allegro的Delay Tune功能是等长绕线的核心工具快捷键是F5部分版本可能是其他键可以在Tools菜单里确认。启动后在Options面板里会看到三种模式Accordion、Trombone、Sawtooth。Accordion模式是最常用的绕出来的形状像手风琴适合在两条平行走线之间做小幅度绕线。Trombone模式绕出来的形状像长号适合在空间比较充裕的地方做大幅度绕线。Sawtooth模式是锯齿形一般用在空间非常紧张、只能做微小调整的场景。选择哪种模式主要看绕线空间和需要的补偿长度。如果偏差只有几milAccordion就够了如果偏差有几十mil可能需要Trombone或者多次Accordion叠加。实际操作中我通常先用Accordion试如果空间不够再换Trombone。绕线的时候Options面板里有个Amplitude参数控制绕线的幅度。幅度越大单位长度内补偿的长度越多但占用的空间也越大。一般建议幅度不要超过线宽的3到5倍否则绕线区域的阻抗会明显偏离设计值。比如线宽5mil的差分线绕线幅度控制在15到25mil比较合适。注意绕线时不要只盯着Actual值看还要注意绕线区域的参考平面是否完整。如果绕线下方是平面分割区或者有挖空阻抗会突变等长做得再好信号质量也会出问题。3.3 绕线过程中的实时监控与微调Allegro在绕线时会在屏幕上实时显示当前的长度信息。具体显示什么内容取决于你在Constraint Manager里设置了哪些规则。如果设了对内等长走线时会显示正负两根线的长度差如果设了对间等长会显示相对于Target的偏差。我习惯在走线时把Delay Tune的进度条打开这样能直观看到还差多少。进度条满了就说明达到目标了但不要急着停最好再多绕一点点留一点余量。因为后续如果调整了其他部分的走线长度可能会变化有余量的话不用重新绕。微调的时候可以用Slide命令快捷键通常是F10或者右键菜单里找来移动已经绕好的线段。Slide可以整体移动绕线形状也可以只移动某一段。如果发现绕线太密或者太疏用Slide调整比重新绕要快得多。还有一个实用技巧如果差分对的一根线已经绕好了另一根线还没绕可以先把绕好的那根锁定Fix然后绕另一根。这样绕的时候不会不小心碰到已经绕好的部分。锁定命令在右键菜单里或者用Fix快捷键。4. 验证与检查等长做完后必须确认的几件事4.1 用Constraint Manager做最终校验绕线完成后回到Constraint Manager的Electrical工作表看Actual列的值。所有差分对的偏差都应该在Tolerance范围内显示为绿色。如果有红色的说明超差了需要回去继续调。这里有个细节Actual列显示的是当前的实际偏差但这个值是基于Allegro内部的长度计算。Allegro计算长度时会考虑走线经过的每一段包括过孔的长度如果设置了过孔长度的话。所以如果发现Actual值和手动估算的不一样先检查一下过孔长度有没有被计入。另外如果项目中有多个差分对建议用Constraint Manager的排序功能按偏差大小排一下优先处理偏差最大的那些。Allegro支持点击列头排序很方便。4.2 用Report功能导出等长报告Constraint Manager里有个Report功能可以导出所有差分对的等长情况。操作路径是在Constraint Manager里选择Tools-Report然后选择要导出的规则类型比如Differential Pair或者Relative Propagation Delay。导出的报告是文本格式的包含每个差分对的名称、实际长度、偏差值、是否通过等信息。这份报告在项目评审或者交付的时候很有用可以作为设计符合规范的证据。我一般会在报告里额外加上日期和版本号方便追溯。如果报告里有不通过的项目不要直接改报告数据要回到PCB里实际调整走线。报告只是反映当前状态改了走线之后重新导出就行。4.3 交叉检查等长与阻抗、串扰的平衡等长只是高速差分信号设计的一个维度不是全部。绕线绕得太多会带来两个副作用一是绕线区域的阻抗可能偏离设计值二是绕线之间的串扰可能增加。阻抗方面绕线的幅度和间距会影响局部阻抗。如果绕线太密正负两根线之间的耦合会增强差分阻抗会下降。一般建议绕线区域的差分阻抗变化控制在10%以内。如果拿不准可以用Allegro的阻抗计算工具或者场求解器仿真一下。串扰方面绕线如果离其他信号太近可能会耦合噪声。特别是绕线幅度大的时候绕出来的“圈”可能会靠近旁边的走线。我的习惯是绕线区域和其他信号保持至少3倍线宽的间距如果空间允许5倍更保险。提示如果等长和阻抗、串扰之间实在难以兼顾优先保证阻抗。阻抗不连续对信号完整性的影响通常比长度偏差更大尤其是在高速信号上。5. 常见问题与排查技巧实录5.1 差分对无法创建或识别失败这是新手最常遇到的问题。表现是在Constraint Manager里找不到差分对或者创建时报错。原因通常有三个一是原理图命名不规范正负网络没有用约定的后缀二是网表导入时没有勾选差分对识别选项三是网络本身在原理图里就没有成对定义。排查方法先在PCB界面用Find面板过滤Net看看正负网络是否存在。如果存在但Constraint Manager里没有自动生成差分对就手动创建。如果手动创建时找不到网络说明网表可能有问题需要回到原理图检查。还有一种情况是差分对创建了但显示为灰色不可用这通常是因为对应的网络被锁定了或者有冲突的规则。检查一下网络是否被Fix了或者有没有其他规则覆盖了差分对规则。5.2 Delay Tune绕线时提示空间不足绕线空间不足是另一个高频问题。Allegro在绕线时会检测周围空间如果空间不够放绕线形状就会提示无法绕线或者绕出来的形状很奇怪。解决办法有几个一是换绕线模式比如从Accordion换成TromboneTrombone对空间的要求通常更低二是调整绕线幅度把Amplitude改小绕线占用的空间就小了三是调整绕线位置换一个空间更充裕的地方绕四是如果实在绕不开考虑调整布局把差分对周围的器件挪一挪。我个人的经验是布局阶段就要给差分对留出足够的绕线空间。一般建议差分对周围至少留出5到10倍线宽的空白区域具体取决于需要的补偿长度。如果布局时没留够后面绕线会很痛苦。5.3 等长做完后Actual值仍然超差有时候明明绕了很多Actual值还是显示超差。这种情况通常有几个原因一是绕线没有真正生效比如绕线形状和原走线重叠了Allegro没有识别到新增的长度二是过孔长度没有计入导致计算值和实际不符三是规则设置的单位不对比如设的是mil但实际按inch计算了。排查步骤先用Show Element命令点选绕线部分看看Allegro识别的长度是多少。如果和预期不符检查绕线是否真的连接上了。然后检查Constraint Manager里的单位设置确认和设计单位一致。最后检查过孔长度设置在Physical规则里看看过孔有没有定义长度。还有一个不太常见但确实存在的原因Allegro的版本差异。不同版本的Allegro在长度计算上可能有细微差别如果项目是从其他版本转过来的建议重新校验一遍。5.4 常见问题速查表问题现象可能原因排查方法解决措施差分对无法创建命名不规范或网表问题检查原理图命名和网表导入选项统一命名规则重新导入网表Delay Tune提示空间不足绕线区域空间不够查看绕线周围是否有足够空白换绕线模式、减小幅度、调整布局Actual值超差但已绕线绕线未生效或单位错误用Show Element检查实际长度重新绕线确认单位设置绕线后阻抗异常绕线过密或参考平面不完整检查绕线间距和参考平面调整绕线幅度确保参考平面完整对间等长无法匹配Match Group设置错误检查Target和Tolerance设置重新设置Match Group调整分组5.5 几个容易被忽略的实操心得第一个心得绕线前先规划路径。不要走一步看一步先在脑子里或者纸上画一下大概的绕线区域和方向。差分对的绕线空间往往是有限的提前规划能避免绕到一半发现没空间了。第二个心得善用Fix和Lock。绕好一根线之后立刻Fix防止后续操作不小心碰到。特别是对间等长的时候先绕好的差分对Fix住绕后面的就不会互相干扰。第三个心得定期保存并导出报告。等长调整是个反复的过程每次调整后导出一次报告对比一下变化。如果发现越调越差可以回退到上一个版本。Allegro的撤销功能虽然强大但跨会话的撤销还是靠保存版本更靠谱。第四个心得不要追求完美等长。等长做到规则范围内就行没必要追求零偏差。过度绕线带来的阻抗和串扰问题可能比那一点点长度偏差更严重。我见过有人为了把偏差从2mil压到0.5mil绕了一大圈结果信号质量反而下降了。第五个心得和硬件工程师保持沟通。等长规则不是一成不变的有时候硬件工程师会根据仿真结果调整要求。如果发现按当前规则绕线特别困难可以问问能不能放宽一点。很多时候规则里的数值是有余量的适当放宽不影响功能。6. 从等长延伸到高速差分设计的整体思路差分对等长只是高速PCB设计中的一个环节但它反映的是整个设计流程的规则驱动思想。Allegro把规则放在Constraint Manager里统一管理走线时实时校验这种“规则先行”的方式在复杂项目里优势非常明显。你不需要记住每个网络的等长要求工具会帮你盯着。从更宏观的角度看差分对设计还要关注阻抗控制、参考平面完整性、过孔优化、串扰抑制这些方面。等长做得好只是保证了正负两根线的时延匹配但如果阻抗不连续或者参考平面被分割信号质量照样会出问题。所以我在实际项目中通常会把等长、阻抗、串扰这几个维度放在一起考虑而不是孤立地调等长。另外Allegro的规则是可以复用的。如果一个项目里有多组类似的差分对可以把规则导出成模板下一个项目直接导入。这样能省去大量重复设置的时间也能保证不同项目之间的设计一致性。导出规则的方法是在Constraint Manager里选择File-Export-Constraints导入时选Import就行。最后说一个我踩过的坑有一次做PCIe Gen3的项目差分对对内等长设了5mil绕线时觉得差不多了就停了结果Actual显示4.8mil在范围内。但后来硬件工程师反馈信号眼图不太好查了半天发现是绕线区域的参考平面有一小块挖空导致局部阻抗偏高。等长没问题但阻抗出了问题。从那以后我每次绕完线都会用Show Element检查一下绕线区域的参考平面确认没有异常。这个内容后续还可以这样扩展如果你用的是Allegro 17.4或者更新的版本可以研究一下Auto-interactive Delay Tune功能它能自动帮你规划绕线路径比手动绕效率高很多。另外Allegro的SKILL脚本也可以用来批量处理等长检查和报告导出适合项目里有大量差分对的情况。
Allegro差分对等长设计：从Constraint Manager规则到Delay Tune绕线实操
1. 差分对等长在高速PCB设计中的核心地位差分信号在高速数字电路里几乎是绕不开的话题。USB、HDMI、PCIe、SATA、DDR时钟、千兆以太网这些接口背后跑的都是差分对。差分对之所以抗干扰能力强核心在于两根线接收到的共模噪声几乎一致接收端做差之后噪声被抵消掉。但这个“抵消”有个前提——两根线的传输时延要足够接近也就是我们常说的“等长”。很多刚接触Allegro的朋友会问差分对到底要多等长才算合格这个问题没有统一答案取决于信号速率和协议规范。一般来说经验值是这样的对于5Gbps以下的信号差分对内等长控制在5mil以内通常够用10Gbps以上建议压到2mil甚至1mil以内。而差分对之间的等长要求相对宽松通常是对内要求的5到10倍比如对内5mil、对间50mil这种搭配很常见。Allegro处理等长的核心工具是Constraint Manager配合走线时的Delay Tune功能。和某些EDA工具不同Allegro把规则驱动做得非常彻底——你不在Constraint Manager里把规则设好后面走线时工具根本不会给你等长的提示和辅助。这套逻辑一开始会让新手觉得繁琐但用熟了之后会发现它比“先画再调”的方式高效得多尤其是在改版频繁的项目里规则一改所有相关网络自动重新校验省去大量人工核对的时间。这篇文章面向的是已经能用Allegro完成基本布局布线、但对差分等长操作还不够熟练的PCB设计者。我会从规则设置讲起一步步走到实际绕线操作把每个环节的意图和容易踩的坑都说清楚。你不需要有很深的信号完整性背景只要能看懂基本的PCB设计流程跟着做就能把差分等长这件事处理明白。2. 规则先行在Constraint Manager中把差分对管起来2.1 差分对的创建与命名规范在Allegro里做等长之前第一件事是确保差分对被正确识别。差分对的创建有两种常见方式一种是在原理图端通过命名规则自动识别比如用_P和_N后缀另一种是在Allegro的Constraint Manager里手动指定。我个人的习惯是尽量在原理图阶段就把命名规范定好。原因很简单——项目一大手动指定差分对的工作量成倍增加而且容易漏。命名规则通常用XXX_P/XXX_N或者XXX/XXX-团队内部统一就行。如果原理图用的是OrCAD Capture可以在导出网表时勾选差分对自动识别的选项Allegro导入网表后会自动生成对应的差分对对象。手动创建的话在Constraint Manager的Physical或者Electrical工作表里找到Differential Pair那一栏右键选择Create然后从网络列表里把对应的正负网络选进去。这里有个细节创建时Allegro会让你指定一个Differential Pair Name建议直接用去掉后缀的基名比如USB_DM和USB_DP创建后命名为USB_D这样后续查找和规则套用都方便。注意差分对创建后如果发现正负网络选反了不要直接删除重建可以在Constraint Manager里右键选择Swap来交换正负端这样已经设好的规则不会丢失。2.2 对内等长规则的具体参数设置差分对创建好之后切换到Electrical工作表下的Differential Pair部分这里能看到几个关键列Actual、Tolerance、Min、Max。等长规则主要关注的是Tolerance这一列它定义的是正负两根线之间的允许偏差。设置的时候我一般会先跟硬件工程师确认信号速率和协议要求。如果对方给不出具体数值就按前面说的经验值来5Gbps以下给5mil5Gbps到10Gbps给3mil10Gbps以上给1到2mil。设置完成后Actual列会实时显示当前走线的实际偏差值走线过程中可以随时回来查看。这里有个容易被忽略的点Tolerance的单位。Allegro默认可能用的是mil但有些版本的默认单位是inch或者mm设置前一定要确认清楚。我见过有人把5mil的规则设成了5inch结果走线时工具一直显示绿色通过实际偏差已经大得离谱。确认单位的方法很简单看Constraint Manager顶部或者右下角的状态栏那里会显示当前使用的单位制。另外Min和Max这两列在差分对内等长里通常不需要填它们更多用于对间等长或者总线等长的场景。对内等长只关心Tolerance因为正负两根线的长度本身没有绝对限制关键是两者之差要小。2.3 对间等长与总线等长的关联设置差分对之间的等长需求在DDR、PCIe多通道这类场景里很常见。比如PCIe x4的发送端有四对差分线协议要求这四对之间的长度偏差控制在一定范围内。这种需求在Allegro里通过Relative Propagation Delay规则来实现。操作路径是在Constraint Manager的Electrical工作表里找到Relative Propagation Delay然后创建一个Match Group把需要等长的差分对都加进去。创建时会让你指定一个Target也就是以哪一对为基准其他对相对它来匹配。Tolerance列填对间允许的偏差值比如50mil。这里有个实操技巧如果对间等长的网络比较多建议先按长度大致分组把长度接近的放在同一个Match Group里。因为Allegro的绕线空间是有限的如果一组里有一根线特别短、其他都特别长短的那根要绕很多才能追上很容易绕不开。分组之后每组内部的长度差异小绕线压力也小。提示Relative Propagation Delay规则设置后走线时Allegro会在屏幕上显示一个进度条直观地告诉你当前网络相对于Target是长了还是短了非常方便。3. 走线实操从手动绕线到Delay Tune的完整流程3.1 差分对走线的基本操作与注意事项规则设好之后就可以开始走线了。Allegro里走差分对的快捷键是F3但前提是你要先选中差分对。选中的方式有两种一种是在Constraint Manager里选中对应的差分对行然后回到PCB界面直接走线另一种是在PCB界面用Find面板过滤出Differential Pair然后点选。走差分对的时候Allegro默认会保持正负两根线并行。如果两根线之间的间距需要调整可以在走线过程中右键选择Options在Line Width和Line Spacing里改。这里建议把常用的差分线宽和间距做成约束直接在Constraint Manager的Physical规则里设好走线时自动套用不用每次手动改。一个很关键的细节差分对过孔的处理。当差分对需要换层时两个过孔的位置要尽量对称否则正负两根线的长度差会突然变大。Allegro在走线时如果遇到需要打过孔的情况会默认把两个过孔放在一起但具体位置还是需要手动微调。我的习惯是过孔打完后立刻用Delay Tune检查一下偏差如果超了就在过孔附近补绕。另外差分对走线过程中尽量避免频繁换层。每换一次层就多一对过孔不仅增加长度偏差还引入阻抗不连续。如果实在要换层尽量让正负两根线在同一位置换保持对称。3.2 Delay Tune的三种模式与选择逻辑Allegro的Delay Tune功能是等长绕线的核心工具快捷键是F5部分版本可能是其他键可以在Tools菜单里确认。启动后在Options面板里会看到三种模式Accordion、Trombone、Sawtooth。Accordion模式是最常用的绕出来的形状像手风琴适合在两条平行走线之间做小幅度绕线。Trombone模式绕出来的形状像长号适合在空间比较充裕的地方做大幅度绕线。Sawtooth模式是锯齿形一般用在空间非常紧张、只能做微小调整的场景。选择哪种模式主要看绕线空间和需要的补偿长度。如果偏差只有几milAccordion就够了如果偏差有几十mil可能需要Trombone或者多次Accordion叠加。实际操作中我通常先用Accordion试如果空间不够再换Trombone。绕线的时候Options面板里有个Amplitude参数控制绕线的幅度。幅度越大单位长度内补偿的长度越多但占用的空间也越大。一般建议幅度不要超过线宽的3到5倍否则绕线区域的阻抗会明显偏离设计值。比如线宽5mil的差分线绕线幅度控制在15到25mil比较合适。注意绕线时不要只盯着Actual值看还要注意绕线区域的参考平面是否完整。如果绕线下方是平面分割区或者有挖空阻抗会突变等长做得再好信号质量也会出问题。3.3 绕线过程中的实时监控与微调Allegro在绕线时会在屏幕上实时显示当前的长度信息。具体显示什么内容取决于你在Constraint Manager里设置了哪些规则。如果设了对内等长走线时会显示正负两根线的长度差如果设了对间等长会显示相对于Target的偏差。我习惯在走线时把Delay Tune的进度条打开这样能直观看到还差多少。进度条满了就说明达到目标了但不要急着停最好再多绕一点点留一点余量。因为后续如果调整了其他部分的走线长度可能会变化有余量的话不用重新绕。微调的时候可以用Slide命令快捷键通常是F10或者右键菜单里找来移动已经绕好的线段。Slide可以整体移动绕线形状也可以只移动某一段。如果发现绕线太密或者太疏用Slide调整比重新绕要快得多。还有一个实用技巧如果差分对的一根线已经绕好了另一根线还没绕可以先把绕好的那根锁定Fix然后绕另一根。这样绕的时候不会不小心碰到已经绕好的部分。锁定命令在右键菜单里或者用Fix快捷键。4. 验证与检查等长做完后必须确认的几件事4.1 用Constraint Manager做最终校验绕线完成后回到Constraint Manager的Electrical工作表看Actual列的值。所有差分对的偏差都应该在Tolerance范围内显示为绿色。如果有红色的说明超差了需要回去继续调。这里有个细节Actual列显示的是当前的实际偏差但这个值是基于Allegro内部的长度计算。Allegro计算长度时会考虑走线经过的每一段包括过孔的长度如果设置了过孔长度的话。所以如果发现Actual值和手动估算的不一样先检查一下过孔长度有没有被计入。另外如果项目中有多个差分对建议用Constraint Manager的排序功能按偏差大小排一下优先处理偏差最大的那些。Allegro支持点击列头排序很方便。4.2 用Report功能导出等长报告Constraint Manager里有个Report功能可以导出所有差分对的等长情况。操作路径是在Constraint Manager里选择Tools-Report然后选择要导出的规则类型比如Differential Pair或者Relative Propagation Delay。导出的报告是文本格式的包含每个差分对的名称、实际长度、偏差值、是否通过等信息。这份报告在项目评审或者交付的时候很有用可以作为设计符合规范的证据。我一般会在报告里额外加上日期和版本号方便追溯。如果报告里有不通过的项目不要直接改报告数据要回到PCB里实际调整走线。报告只是反映当前状态改了走线之后重新导出就行。4.3 交叉检查等长与阻抗、串扰的平衡等长只是高速差分信号设计的一个维度不是全部。绕线绕得太多会带来两个副作用一是绕线区域的阻抗可能偏离设计值二是绕线之间的串扰可能增加。阻抗方面绕线的幅度和间距会影响局部阻抗。如果绕线太密正负两根线之间的耦合会增强差分阻抗会下降。一般建议绕线区域的差分阻抗变化控制在10%以内。如果拿不准可以用Allegro的阻抗计算工具或者场求解器仿真一下。串扰方面绕线如果离其他信号太近可能会耦合噪声。特别是绕线幅度大的时候绕出来的“圈”可能会靠近旁边的走线。我的习惯是绕线区域和其他信号保持至少3倍线宽的间距如果空间允许5倍更保险。提示如果等长和阻抗、串扰之间实在难以兼顾优先保证阻抗。阻抗不连续对信号完整性的影响通常比长度偏差更大尤其是在高速信号上。5. 常见问题与排查技巧实录5.1 差分对无法创建或识别失败这是新手最常遇到的问题。表现是在Constraint Manager里找不到差分对或者创建时报错。原因通常有三个一是原理图命名不规范正负网络没有用约定的后缀二是网表导入时没有勾选差分对识别选项三是网络本身在原理图里就没有成对定义。排查方法先在PCB界面用Find面板过滤Net看看正负网络是否存在。如果存在但Constraint Manager里没有自动生成差分对就手动创建。如果手动创建时找不到网络说明网表可能有问题需要回到原理图检查。还有一种情况是差分对创建了但显示为灰色不可用这通常是因为对应的网络被锁定了或者有冲突的规则。检查一下网络是否被Fix了或者有没有其他规则覆盖了差分对规则。5.2 Delay Tune绕线时提示空间不足绕线空间不足是另一个高频问题。Allegro在绕线时会检测周围空间如果空间不够放绕线形状就会提示无法绕线或者绕出来的形状很奇怪。解决办法有几个一是换绕线模式比如从Accordion换成TromboneTrombone对空间的要求通常更低二是调整绕线幅度把Amplitude改小绕线占用的空间就小了三是调整绕线位置换一个空间更充裕的地方绕四是如果实在绕不开考虑调整布局把差分对周围的器件挪一挪。我个人的经验是布局阶段就要给差分对留出足够的绕线空间。一般建议差分对周围至少留出5到10倍线宽的空白区域具体取决于需要的补偿长度。如果布局时没留够后面绕线会很痛苦。5.3 等长做完后Actual值仍然超差有时候明明绕了很多Actual值还是显示超差。这种情况通常有几个原因一是绕线没有真正生效比如绕线形状和原走线重叠了Allegro没有识别到新增的长度二是过孔长度没有计入导致计算值和实际不符三是规则设置的单位不对比如设的是mil但实际按inch计算了。排查步骤先用Show Element命令点选绕线部分看看Allegro识别的长度是多少。如果和预期不符检查绕线是否真的连接上了。然后检查Constraint Manager里的单位设置确认和设计单位一致。最后检查过孔长度设置在Physical规则里看看过孔有没有定义长度。还有一个不太常见但确实存在的原因Allegro的版本差异。不同版本的Allegro在长度计算上可能有细微差别如果项目是从其他版本转过来的建议重新校验一遍。5.4 常见问题速查表问题现象可能原因排查方法解决措施差分对无法创建命名不规范或网表问题检查原理图命名和网表导入选项统一命名规则重新导入网表Delay Tune提示空间不足绕线区域空间不够查看绕线周围是否有足够空白换绕线模式、减小幅度、调整布局Actual值超差但已绕线绕线未生效或单位错误用Show Element检查实际长度重新绕线确认单位设置绕线后阻抗异常绕线过密或参考平面不完整检查绕线间距和参考平面调整绕线幅度确保参考平面完整对间等长无法匹配Match Group设置错误检查Target和Tolerance设置重新设置Match Group调整分组5.5 几个容易被忽略的实操心得第一个心得绕线前先规划路径。不要走一步看一步先在脑子里或者纸上画一下大概的绕线区域和方向。差分对的绕线空间往往是有限的提前规划能避免绕到一半发现没空间了。第二个心得善用Fix和Lock。绕好一根线之后立刻Fix防止后续操作不小心碰到。特别是对间等长的时候先绕好的差分对Fix住绕后面的就不会互相干扰。第三个心得定期保存并导出报告。等长调整是个反复的过程每次调整后导出一次报告对比一下变化。如果发现越调越差可以回退到上一个版本。Allegro的撤销功能虽然强大但跨会话的撤销还是靠保存版本更靠谱。第四个心得不要追求完美等长。等长做到规则范围内就行没必要追求零偏差。过度绕线带来的阻抗和串扰问题可能比那一点点长度偏差更严重。我见过有人为了把偏差从2mil压到0.5mil绕了一大圈结果信号质量反而下降了。第五个心得和硬件工程师保持沟通。等长规则不是一成不变的有时候硬件工程师会根据仿真结果调整要求。如果发现按当前规则绕线特别困难可以问问能不能放宽一点。很多时候规则里的数值是有余量的适当放宽不影响功能。6. 从等长延伸到高速差分设计的整体思路差分对等长只是高速PCB设计中的一个环节但它反映的是整个设计流程的规则驱动思想。Allegro把规则放在Constraint Manager里统一管理走线时实时校验这种“规则先行”的方式在复杂项目里优势非常明显。你不需要记住每个网络的等长要求工具会帮你盯着。从更宏观的角度看差分对设计还要关注阻抗控制、参考平面完整性、过孔优化、串扰抑制这些方面。等长做得好只是保证了正负两根线的时延匹配但如果阻抗不连续或者参考平面被分割信号质量照样会出问题。所以我在实际项目中通常会把等长、阻抗、串扰这几个维度放在一起考虑而不是孤立地调等长。另外Allegro的规则是可以复用的。如果一个项目里有多组类似的差分对可以把规则导出成模板下一个项目直接导入。这样能省去大量重复设置的时间也能保证不同项目之间的设计一致性。导出规则的方法是在Constraint Manager里选择File-Export-Constraints导入时选Import就行。最后说一个我踩过的坑有一次做PCIe Gen3的项目差分对对内等长设了5mil绕线时觉得差不多了就停了结果Actual显示4.8mil在范围内。但后来硬件工程师反馈信号眼图不太好查了半天发现是绕线区域的参考平面有一小块挖空导致局部阻抗偏高。等长没问题但阻抗出了问题。从那以后我每次绕完线都会用Show Element检查一下绕线区域的参考平面确认没有异常。这个内容后续还可以这样扩展如果你用的是Allegro 17.4或者更新的版本可以研究一下Auto-interactive Delay Tune功能它能自动帮你规划绕线路径比手动绕效率高很多。另外Allegro的SKILL脚本也可以用来批量处理等长检查和报告导出适合项目里有大量差分对的情况。
